计算机原理复习重点.docx
- 文档编号:596304
- 上传时间:2022-10-11
- 格式:DOCX
- 页数:14
- 大小:231.90KB
计算机原理复习重点.docx
《计算机原理复习重点.docx》由会员分享,可在线阅读,更多相关《计算机原理复习重点.docx(14页珍藏版)》请在冰豆网上搜索。
计算机原理复习重点
复习重点
第1章绪论(概念)
1计算机系统的组成分为两大范畴:
硬件和软件。
书P4图1-1
●计算机硬件分为主机和外设;
●计算机软件分为系统软件和应用软件两大类。
2计算机系统的组成:
冯·诺依曼计算机基本特点:
●采用二进制形式表示指令和数据;
●计算机采用存储程序的工作方式;
●计算机硬件由存储器、运算器、控制器、输入设备和输出设备组成。
了解主要部件功能。
3存储系统通常分为三级存储体系是指:
Cache—内存—外存三层架构,通常内存(主存)和Cache由半导体存储器构成。
4总线概念
●计算机中各个功能部件是通过总线连接的,它是各部件之间进行信息传输的公共线路。
●总线:
一组公共信息传输线路,能为多个部件服务,可分时地发送与接收各个部件的信息。
●总线的数据通路宽度:
指能够一次并行传送的数据位数。
●总线分为单向总线和双向总线。
(传送方向分)
单向总线:
挂在总线上的一些部件将信息有选择地传向另一些部件,却不能反向传送;
双向总线:
挂在总线上的任何一个部件或设备都可以从总线上有选择地接受其他部件或设备的信息,而且能通过总线有选择的向其他部件或设备发送信息。
●根据所传信息种类不同,通常系统总线可以分为三种:
数据总线DB、地址总线AB、控制总线CB
5计算机系统的层次结构
●从语言功能角度划分层次结构,一般地,计算机的语言由低到高可以分成机器语言、汇编语言、高级语言和专用语言等
●计算机硬件的物理功能是执行机器语言,机器语言是能够被计算机硬件直接识别的语言。
汇编语言是一种面向机器结构的低级程序设计语言。
6计算机的主要指标
●机器基本字长:
参与计算机运算的操作数的基本位数。
●存储器容量:
一般,以字节数表示存储器容量,例如:
1KB=210B;1MB=220B;1GB=230B;1TB=240B
第2章数据信息表示
2.1数值数据的信息表示(掌握)
1进位计数制之间的转换
2数的小数点表示
●根据小数点位置是否固定,数的格式分为两种表示形式,分别是定点数和浮点数。
●定点数的表示:
定点正数、小数(重点是小数)原码/补码/反码表示范围
如习题2.4:
分别写出字长8位(含1符号位)定点小数的原、补、反码表示时的十进制数范围
●浮点数的表示:
典型/IEEE
✧典型形式:
用一对定点数(阶码和尾数)来表示
✧浮点数的表示范围主要由阶码决定,精度则主要由尾数决定。
✧规格化浮点数:
尾数:
1/2≤|M|<1
正数,规格化表示的尾数形式为:
0.1xx…x
补码表示的负数,规格化表示的尾数形式为:
1.0xx…x
如:
习题2.5:
浮点字长为32位,其中阶码8位(含1位阶符),基值为2,尾数24位(含1位数符),若阶码和尾数采用同一种机器数形式,试问当该浮点数分别用原码和补码表示时,且尾数为规格化形式,分别写出它们所对应的最大正数、最小正数、最大负数和最小负数的机器数形式及十进制真值
✧移码:
移码通常用于表示浮点数的阶码
如果浮点数的阶码有n+1位(包括1位符号位),其阶码的表数范围为-2n~+(2n-1),则阶码x的移码定义为:
[x]移=2n+x,-2n≤x≤2n-1
移码的性质:
当x<0时,[x]移的符号位(最高位)为0,当x≥0时,[x]移的符号位为1,与原、补码符号相反。
由[x]补得到[x]移的方法是变[x]补的符号位取反,其他各位相同。
✧IEEE754标准
掌握熟悉:
IEEE754标准单精度格式(短实数格式)
即:
共32位。
Ø阶码8位(含1位符号位),移码(变形移码)表示,偏置量为127,以2为底。
即:
阶码=阶码真值+127
Ø尾数24位(包括1位数符),原码表示,实际数值:
数符1位,尾数23+1位(隐含整数1)。
即尾数有效值为1.M(将尾数移位成1.M形式,在尾数部分只显示小数点右侧的23位尾数)
如,习题2.8已知十进制(或二进制)数值,表示成IEEE754标准的32位短实数浮点数格式
如,习题2.9已知浮点数表示数值,写出十进制真值。
2.2非数值数据(了解)
如:
ASCII码
●目前使用最广泛的字符编码方案是ASCII码,一个字符的ASCII码占用主存储器的一个字节单元,如果是字符序列,通常则占用主存多个连续的字节单元。
第3章数值运算及运算器
3.1基本算术运算的实现(概念)
1加法器有两种形式:
串行加法器和并行加法器
串行加法器:
n位字长的加法器仅有一位全加器,使用移位寄存器从低位到高位串行地提供操作数,分n步进行相加
并行加法器:
全加器位数和操作数位数相同,同时对所有位进行求和。
2并行加法器的进位结构
●并行加法器中传递进位信号的逻辑线路称为进位链
●进位线路结构分为:
串行进位、并行进位;
将整个加法器分组,对组内、组间分别采用串行或并行进位。
例如:
有组内并行、组间串行,组内并行、组间并行等进位结构
3.2定点运算(掌握)(带符号数1、2位乘)
掌握运算方法。
重点:
补码两位乘
如习题3.3原码一位乘法
习题3.4
(1)补码一位乘
习题3.5
(1)补码两位乘
3.3浮点运算(掌握)(加、减、乘)
掌握运算方法。
重点:
浮点数乘法
如习题3.8
(1)浮点数加、减
习题3.9
(1)浮点数乘法
3.4运算器举例(概念)
174181:
算术逻辑单元,具有组内并行进位链,提供了辅助函数G,P供组间进位链使用。
1片74181可以作为1个4位的小组,组间可采用串行进位,也可采用并行进位。
通过采用组间并行进位,看增加1片74182并行进位部件。
274182(先行进位发生器)
提供:
组间并行进位信号。
第4章指令系统(掌握)(8086指令系统)
1.指令系统:
是指一台计算机所能执行的全部指令的集合。
2.指令的基本格式:
一条指令实际上包括两种信息,即操作码和地址码。
3.8086/8088的CPU结构:
P97
8086CPU采用了指令流水线结构,将取指令(或取操作数)与执行指令的功能分别由两个独立部件实现,即总线接口部件BIU与执行部件EU。
4.8086/8088的主存储器结构
●8086CPU的主存单元地址为20位,其主存容量为1M字节,而CPU内部的寄存器和数据通路都是16位。
●8086将1MBf主存空间划分为若干段,每个段的最大长度为64KB单元。
偏移量为:
0000H~FFFFH
●物理地址:
20位真正地址,00000H~FFFFFH
●8086中,编程访问主存单元式,通常采用逻辑地址:
由段基值和偏移地址(段内偏移量)组成。
主存单元的逻辑地址=段基值:
段内偏移量
●逻辑地址与物理地址的转换:
物理地址=(段R)*16+偏移量
●主存支持字/字节访问:
•一个字节数据(8位二进制数)占用一个字节存储单元
•字寻址:
一个字数据(16位二进制数)的存储占用相邻的2个字节存储单元
高地址存高8位;低地址存低8位。
(即,字单元的地址用其低地址来表示)。
5.8086/8088CPU中的寄存器P98
●8086CPU中包含8个16位通用寄存器和4个16位段寄存器。
●段寄存器:
相应段的首址的高16位(段基值)
✧CS:
代码段段寄存器,用来存放当前代码段首址的高16位。
✧DS:
数据段段寄存器,用来存放当前数据段首址的高16位。
✧ES:
附加段段寄存器,用来存放当前附加段首址的高16位。
✧SS:
堆栈段段寄存器,用来存放当前堆栈段首址的高16位。
8086主机在程序运行时,最多只能有4个当前段。
因为段寄存器的数目只有4个。
●通用R(8个16位R):
✧地址指针R(给出段内偏移量):
SI、DI、SP、BP
✧数据R:
16位AX、BX、CX、DX;每个可分成2个8位的寄存器
●IP:
8086CPU中指令指针寄存器,用来存放需要访问的指令距离代码段首地址的偏移量。
●FR:
flagsregister标志寄存器,用来存放当前程序的运行状态和工作方式。
了解6个状态标志位和3个控制标志位功能。
其中存储的信息通常被称为程序状态字(PSW)
CF、PF、ZF、SF、OF、AF(状态标志位)TF、DF、IF(控制标志位)
6.熟悉掌握8086指令系统的与数据和存储器相关的各寻址方式
立即、寄存器、直接、寄存器间接、变址、基址变址寻址方式等
如,习题4.7:
指出各指令的操作数的寻址方式。
7.熟悉掌握8086指令系统各指令助记符、指令的功能p114
如,习题4.9:
判断指令对错
能读程序,写结果
如,习题4.12
8.堆栈操作:
P119
●8086的堆栈是在主存中设置的按照后进先出方式进行操作的一段存储空间,由SS指定的一段存储器(段长≤64KB)构成。
●8086的堆栈自下向上生成的堆栈。
栈底地址大于栈顶地址
●SP栈顶指针,其内容表示操作过程中栈顶单元相对于堆栈段基址的偏移量。
●8086/8088堆栈规定:
以字(2个字节)为单位进行存取。
●入栈:
SP内容减2,入栈内容传送到SP和(SP)+1所指向的主存字节单元中
●出栈:
栈顶字内容出栈,SP内容加2,栈顶下移2个字节,释放原栈顶字空间
如,习题4.14
第5章中央处理器(CPU)
5.1CPU的总体结构及设计(掌握)
1.CPU的]主要功能是从主存储器中取出指令、解释指令和执行指令。
2.CPU基本组成:
传统的CPU由运算器和控制器组成。
随着CPU设计技术的不断发展,目前CPU内部组成主要有:
☐控制部件(CU)
☐算术逻辑运算部件(ALU)
☐Cache存储器
☐中断系统
☐各种寄存器
☐CPU内部数据通路
3.模型机CPU的总体结构:
以8086的结构及指令系统为基础简化设计模型机
●单BUS结构:
CPU、存储器及I/O部件挂接在一组系统总线上,同步方式工作
●模型机的CPU只保留EU结构
●CPU内总线(IBUS)
•双向单总线
•IBUS重复使用
•信息单发送多接收
•三态门隔离
4.模型机CPU中寄存器设置P151,各寄存器功能
(1)寄存器组:
设置AX、BX、CX、DX、SI、DI、BP及SP,共8个16位寄存器
(2)总线暂存器RBL:
16位,可以暂存、锁住CPU内总线IBUS上的数据。
(3)移位寄存器(SR):
16位,接收暂存IBUS上的数据,并且具有移位功能(逻辑左右移、算术左右移及循环左右移)
(4)IR指令寄存器:
16位,用来存放当前正在执行的一条指令。
(5)PC程序计数器:
16位,存放当前或下一条指令在主存中的地址。
(6)MAR:
主存地址寄存器,存放CPU访问主存或I/O接口的地址
(7)MDR:
主存数据寄存器,存放CPU与主存或I/O接口之间传送的数据
5.ALU部件:
算术逻辑运算部件由ALU、RA、RB、三态门及FR组成
6.控制部件CU:
是CPU的核心部件。
功能:
根据指令操作码的不同,与时序系统配合产生相应的控制信号,以控制机器正确运行
5.2指令周期、指令流程及微操作命令(掌握)
1.多级时序概念:
(1)指令周期:
执行一条指令的时间。
(2)机器周期:
(CPU工作周期)
把指令周期分成若干个子周期,每个子周期称为机器周期。
(3)节拍(时钟周期):
完成一步基本操作的时间段。
(4)时钟脉冲信号:
时序系统的基本定时信号。
2.模型机设置五种工作周期:
(1)取指周期FI:
取指译码
(2)目的周期DST:
形成目的地址,获得目的操作数
(3
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 计算机 原理 复习 重点