封装的作用及电子封装工程的地位样本.docx
- 文档编号:5720114
- 上传时间:2022-12-31
- 格式:DOCX
- 页数:8
- 大小:175.37KB
封装的作用及电子封装工程的地位样本.docx
《封装的作用及电子封装工程的地位样本.docx》由会员分享,可在线阅读,更多相关《封装的作用及电子封装工程的地位样本.docx(8页珍藏版)》请在冰豆网上搜索。
封装的作用及电子封装工程的地位样本
封装作用及电子封装工程地位
过去,人们对“封装技术”理解,仅限于连接、组装等,涉及范畴很窄,且多以普通生产技术来对待。
随着电子信息产业迅猛发展,“封装技术”也逐渐演变为“电子封装工程”。
在讨论电子封装工程发展趋势时,需要挣脱陈旧观点束缚,提高对其重要性结识,应当将其视为实现高度多样化电子信息设备一种核心技术,认真对待。
电子封装作用,简朴说来有如下几点:
(1)保证电子元器件正常工作,并引出其功能;
(2)保证电子元器件之间信息正常存取,并以功能块形式实现其功能规定;
(3)通过数个功能块之间结合,构成系统装置并实现其功能;
(4)便于人与机器系统之间信息交流,即建立操作以便、互换信息快捷人机界面;
(5)作为商品,通过封装实现附加价值,以增强竞争力。
上述
(1)、
(2)两条,作为电子封装作用,人们早有认同,但是(3)—(5)条,作为此后电子封装目,需要特别注重。
电子封装涉及到广泛工程领域。
为了对的结识并分别把握决定上述封装作用相应核心
技术,普通是将封装全过程分解为不同阶段,或按不同“级”来考虑。
划分阶段或分级原则,如图1所示,是按实现不同功能将封装划分为LSI芯片、封装、模块、系统装置等四个阶段,按当前国内习惯分别称其为0级、一级、二级、三级封装。
需要特别指出是,电子封装发展趋势是强调系统设计,即上述不同封装阶段,由独立分散型向集中统一型,由单纯生产制造型向设计主导型进展。
本文中所讨论半导体封装技术重要针对图1所示0级封装和一级封装。
前者涉及芯片表面再布线(通过布线将LSI芯片表面I/O端子变换为平面阵列布置凸点,以便与封装基板微互联),形成焊料凸点或金凸点,以及形成凸点下金属化层(BUM)等;后者涉及到LSI芯片封装,涉及封装基板材料、构造与制作,LSI芯片与封装基板微互联,封装、封接技术等。
半导体封装技术要承担上述电子封装作用
(1)、
(2)两项,而随着电子设备向高速、高功能化及轻薄短小化发展,其对(3)—(5)项所起作用也越来越大。
半导体封装技术现状及动向
表1是近来和将来几年便携式通信设备性能进展及预测。
前两年还只有通信功能手机,当前已成为集通信、摄像、照相、传播文字信息和图像信息于一身当代综合型电子设备,此后几年性能还会进一步提高。
表2是半导体芯片性能预测,LSI特性线宽即将进入亚0.1:
Lm时代。
为了将先进芯片性能完全引出,以达到表1所示便携通讯设备性能规定,半导体封装所起作用此后越来越大。
如图2LSI封装形态发展趋势所示,与老式QFP及TSOP等周边端子型封装(外部引脚从封装四周边伸出)相对,BGA(ballgridarray:
球栅阵列)等平面阵列端子型封装(焊料微球端子按平面栅阵列布置)将成为主流。
并且,在进入新世纪二、三年中,在一种封装内搭载各种芯片MCP(multichippackage:
多芯片封装)甚至SiP(svsteminapackage:
封装内系统或系统封装)等也正在普及中。
顺便指出,SiP是MCP进一步发展产物。
两者区别在于,SiP中可搭载不同类型芯片,芯片之间可以进行信号存取和互换,从而以一种系统规模而具备某种功能;MCP中叠层各种芯片普通为同一种类型,以芯片之间不能进行信号存取和互换存储器为主,从整体来讲为多芯片存储器。
半导体封装具备物理保护、电气连接、应力缓和、散热防潮、原则化规格化等功能。
这些基本功能此后也不会变化,但所规定内
容却是在不断变化之中。
在满足上述规定同步,达到价格与性能兼顾,从而实现最佳化是十分重要。
下面针对芯片保护、电气功能实现、通用性及封装界面原则化、散热冷却功能这四个重要方面,简要简介半导体封装此后动向及重要课题等。
2.1芯片保护
随着着LSI封装小型化、薄型化,在封装这一层次上,正从严格气密型封装向简易树脂封装方向转变。
随着着封装尺寸小型、轻薄化及各种叠层构造进展,除了本来作为封装、保护芯片及保证可靠性规定之外,其搭载在母板上应力缓和及保证连接可靠性等成为越来越重要课题。
2.2电气功能实现
随着着LSI芯片功耗增长及高速化,保证恰当信号波形输入输出、电源接地系统稳定、EMI减小等重要性日益突出。
特别是,为保证电源接地系统稳定,尽量分别减少电感、直流电阻、寄生电容等十分重要。
关于信号布线,随着输入/输出端子数增长,规定进一步缩短布线长度,实现阻抗匹配,减少寄生L、C、R等。
为了实现上述规定,如图1所示,需要树立以设计为主导战略观念,即,必要综合考虑LSI回路设计、封装设计以及搭载封装母板设计等。
2.3通用性及封装界面原则化
预测会成为此后封装主流平面阵列端子型封装,随着材料、构造等复杂多样化,仅靠原有技术将难以胜任。
例如,检查时平面阵列端子电气接触技术,实装在母板上之后对连接部位检查技术,薄形封装拾取技术等都是需要解决重要课题。
此后,关于端子节距、封装尺寸、封装材料等与母板实装界面原则化越来越重要,并已提到议事日程上来。
2.4散热冷却功能
从此后发展趋势看,几乎所有电子设备用LSI功耗都会增长。
LSI功能约在2-3W以上时,需要在封装上增设散热片或热沉,以增长其散热冷却能力;在5-10W以上时必要采用强制冷却手段;从50W到100W以上是空冷技术极限。
这些动向,在新型封装开发中,也是必要考虑课题。
重要半导体封装技术发展趋势
电子信息设备规模和功能各式各样,其中所用LSI功能、集成度各不相似。
自然,LSI端子数依所用对象不同而异。
图3按高性能品、价格—性能适中品、便携品、低价格品等四种类型,分别表达封装端子数都显示增长倾向,其中高性能品更甚之。
这是由于,随着LSI集成度(门数)增长,与其相应端子数也必要增长成果。
对于逻辑块来说,门数与输入/输出端子数之间关系服从Rent定律,即
P=KGβ………………………………
(1)
式中,P为逻辑块连接外部信号端子数,G为逻辑块内门数,K为比例常数,B为Rent常数。
通过变化式中常数,
(1)式对于涉及存储器在内各种LSI都是合用。
端子数是决定封装形态及实装方式重要因素之一。
应端子数不同,拟定最佳封装形态是封装设计重要内容。
图4是针对此后重要半导体封三种重要封装形态分别是超小型封装、超多端子封装、多芯片封装(MCP)。
下面分别针对这三种封装发展趋势,分别加以简介。
3.1超小型封装
表3给出超小型PKG领域封装形态、合用电子设备、技术动向及需要解决课题等。
作为封装对象芯片有存储器LSI、民用电子设备用LSI、便携电子设备用LSI等。
存储器LSI此后几乎所有在100端子如下发展;民用电子设备用LSI,随着芯片上系统(systemonachip:
SOC)
发展,其端子数可大体控制在200-300以内;便携电子设备用ESI,由于性能提高,端子数会增长,但由于受超小型化制约,端子数不会大幅度增长。
对端子数增长发展趋势预测。
图4中所示因而,超小型封装端子数预测此后以300pin左右为主流。
存储器芯片尺寸,为了保证价格上竞争力,会逐渐减小,量产水平尺寸会控制在100mm2如下,40端子如下封装,虽然采用从周边伸出引脚TSOP型,也不会导致封装尺寸比芯片尺寸大得过多,因而采用BGA封装优势并不大。
但是,端子数更多时,为了实现芯片尺寸级PKG,采用平面阵列布置端子BGA则更为有利。
虽然在0.8mm端子节距下,100端子级采用BGA封装,其端子也可以布置在芯片正下方范畴之内。
换句话说,实现真正芯片级封装也是也许。
对于逻辑LSI来说,中端子数(100-300pin)领域,过去采用OFP封装,其尺寸是相称大,必要采用BGA封装。
特别是端子数达3帕pin级时,虽然采用0.8mm-0.Smm节距,封装尺寸与芯片尺寸相比也是相称大。
因而,外部端子节距此后还会进一步缩小。
特别是对于CSP封装来说,预计此后端子节距会达到0.4mm-O.3mm参照图5)。
为了同步相应多端子和小型化,从能获得更多端子角度看,平面阵列布置端子构造更有利。
但是,从封装实装到基板角度看,相应于平面阵列布置端子封装来说,加大了基板布线及布线引出难度,基板必要采用积层多层板等。
此后,封装在母板上实装性也会成为决定封装形式因素之一。
3.2超多端子封装
表4给出超多端子型PKG领域封装形态、合用电子设备、技术动向及需要解决课题等。
OA(办公自动化)电子设备(中规模系统)用LSI已经达到500pin以上,而随着数据解决能力(带宽)提高,信号端子数要增长,为防止噪声和以便供电,电源接地用端子数要增长,其成果,不久将来预测1000端子级型将成为主流。
而对于高性能电子设备(高品位系统)用LSI来说,由于性能最优先,预计端子数将达到3000-10000。
超多端子封装之因此采用平面阵列型BGA,不但是其可以适应多端子,并且对于高功耗和高速化都是有利。
如图6所示,此后不但是高品位
系统,并且在OA(办公自动化)电子设备中,LSI间信号传播频率也会达到GHz领域,届时,IR(电流强度与电阻乘积)降落问题,即电压降落问题及由布线导致信号传播延迟都会明显体现出来。
详细说来,随着电源电压减少功耗要增长(相称于每瓦功耗电流增长),由于布线微细化导致封装内布线电阻增大,同步信号数增长并高速化(导致SSO噪声),电源、GND电感问题更加明显,器件内外布线导致延迟、噪声等都会成为问题。
作为对策,必要极力缩短元件内及封装内电源、GND线及
信号线长度,因而采用倒装芯片型BGA封装是最为有利。
此外,还必要考虑涉及三维解析在内LSI输入、输出设计及封装设计等。
3.3多芯片封装
表5给出多芯片型PKG领域封装形态、合用电子设备、技术动向及需要解决课题等。
便携设备是合用于采用多芯片封装重要领域之一。
当前,在各类便携产品中正在积极采用MCP及各种类型叠层封装。
芯片叠层CSP,即将各种l_SI芯片叠层(stacked),构成CSP。
1998年两芯片叠层CSP问世,1999年三芯片叠层CSP投入使用,后来四芯片叠层CSP制品也达到实用化。
芯片微互连方式,当前以引线连接(WB)为主流,凸点连接(f1中chip:
倒装芯片)型也开始采用,此后这两种连接方式混合存在状况将逐渐增多。
芯片叠层CSP不但是实装面积小、可实现轻量化,在功能方面,还可实现下一代大容量复合存储器,并且,通过将控制用LSI:
快内存储器、SRAM等封装于同一PKG中,也可以实现高功能系统LSI等,即达到与SoC
(systemonachip:
芯片上系统)同样功能。
此后,像这种将不同种类芯片混载于同一封装中,构成封装内系统,或称之为系统封装各种形态SiP(systeminapackage),将逐渐推广应用。
图7给出多芯片封装发展预测。
为了尽快使SiP推广普及,需要开发核心技术重要有:
(1)SiP设计环境、模仿环境构筑。
其中涉及:
①平面布置图;②信号输入、输出设计;③热设计等。
(2)SiP构造工艺技术。
其中涉及:
①微细多层布线技术;②微细多端子微互连技术;③芯片再布线、超薄型研磨、叠层、贴合技术等。
(3)检查技术。
其中涉及:
①测试简易化技术;②裸芯片检查技术;③可靠性保证检查办法等。
这些项目开发进展,必将对SiP实用化起到增进作用。
此后课题
图8表达半导体封装技术发展动向,其与图4所示具备良好一致性。
从总趋势讲,电子封装是图8表达半导体封装技术发展动向向着轻薄小尺寸、高密度、高性能方向发展。
半导体封装此后课题,不但仅是封装自身开发,搭载芯片封装基板及搭载封装母板也需要进一步开发。
当前看来,高密度布线板微细化进展落后于半导体封装发展进程。
换句话说,随着着LSI特性尺寸小微细化及集成度提高,布线板有点跟不上封装端子节距微细化及端子数增长规定。
例外,若以308pin封装尺寸和端子密度对
比,采用OFP(O.5mm节距)封装,端子密度为O.15pin/mm2,与其相对,采用BGA(0.5mm节距),端子密度为3.04pin/mm2,即端子密度提高20倍。
因而,规定封装基板及母板布线密度也必要相应提高。
印制线路板行业价格竞争激烈,基板厂家无力投入足够资金用于技术开发是基板技术革新相对较慢主线因素。
但虽然如此,随着CSP、BGA普及,基于积层技术进展,过去几年基板微细化技术开发还是获得了实质性进展。
预测后来,虽然是母板,线宽/线间距为30μm/30μm,层间互连孔在50pm如下,孔盘直径为100pm制品也会实现批量化生产。
但愿半导体封装厂家与基板厂家紧密配合,以增进电子封装产业更快发展。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 封装 作用 电子 工程 地位 样本
![提示](https://static.bdocx.com/images/bang_tan.gif)