飞思卡尔 KL25 ADC模块 中文解释.docx
- 文档编号:5660390
- 上传时间:2022-12-30
- 格式:DOCX
- 页数:51
- 大小:160.53KB
飞思卡尔 KL25 ADC模块 中文解释.docx
《飞思卡尔 KL25 ADC模块 中文解释.docx》由会员分享,可在线阅读,更多相关《飞思卡尔 KL25 ADC模块 中文解释.docx(51页珍藏版)》请在冰豆网上搜索。
飞思卡尔KL25ADC模块中文解释
第28章模拟—数字转换器
28.1概述
注意:
对于芯片模块的具体实施细则请参阅芯片的配置信息。
16位模拟-数字转换器(ADC)是一个逐次逼近的ADC,它是集成在一个微控制器的片上系统。
注意:
对于特定操作模式的芯片,请参阅电源设备管理信息。
28.1.1特性
ADC模块包括以下特性:
(1)可以达到16位采样精度的线性逼近算法
(2)高达4对差分和24个单端外部输入模拟通道
(3)输出模式:
16位,13位,11位,9位的差分模式;16位,12位,10位,8位的单端模式
(4)16位扩展的有符号以2进制补码输出的差分模式
(5)右对齐无符号的单端输出模式
(6)单次转换或者持续转换(单次转换后自动回到空闲状态)
(7)可配置的采样时间和转换速率/电压
(8)转换完成/硬件计算采样平均值完成的标志和中断
(9)输入时钟可以从4个时钟源选择
(10)低噪音低功耗模式操纵
(11)低噪声操作模式下使用异步时钟源作为输出时钟
(12)可选择的硬件转换来触发硬件通道选择
(13)自动比较中断可以大于、等于、小于、超过可编程值、或者在可编程值区间之内
(14)温度传感器
(15)硬件计算均值功能
(16)可选择的电压:
外部电压或内部电压
(17)自动校验模式
28.1.2模块示意图
图28-1是ADC模块框图。
28.2ADC引脚描述
ADC模块支持4对差分输入和多达24个单端输入,每对差分输入要求有两个输入信号,DADPx和DADMx。
ADC同样还需要4个电源/参考/地连接。
注意:
在芯片配置上,请参阅ADC配置节在此设备上支持的信道数目一章。
表28-1ADC信号描述
信号
描述
I/O
DADP[3:
0]
差分模拟通道输入
I
DADM[3:
0]
差分模拟通道输入
I
AD[23:
4]
单端模拟通道输入
I
VREFSH
参考高电压
I
VREFSL
参考低电压
I
VDDA
模拟电源
I
VSSA
模拟地
I
28.2.1模拟电源(VDDA)
ADC模拟部分使用VDDA作为电源。
在一些封装中,VDDA连接到内部的VDD上。
如果外部电压有效,则VDDA引脚连接到外部有效电压,作为VDD。
外部滤波必须保证清除
VDDA的毛刺保证得到有效的结果。
28.2.2模拟地
ADC模拟部分使用VSSA作为地。
在一些封装中,VSSA连接到内部的VSS上。
如果外部电压有效,则将VSSA引脚接到外部有效电压,作为VSS。
28.2.3参考电压选择
对于ADC转换来说,VREFSH和VREFSL分别对应参考高电压和参考低电压。
能够配置和接收两对电压VREFSH和VREFSL中的一对。
每对中的一对,都包含一个有效的参考电压并且该参考电压一定在最小的参考高电压和VDDA之间。
一个参考地一定和VSSA电压大小相同。
两对外部电压分别是VREFH和VREFL和可选择的VALTH和VALTL。
设置寄存器SC2[REFSEL]段可以对参考电压进行选择。
根据MCU配置,可选参考电压对(VALTH和
VALTL)是选择外部引脚还是内部引脚,请查阅MCU的参考电压芯片配置。
在一些封装中,VREFH连接到VDDA上,VREFL连接到VSSA上的。
如果外部电压有效,则参考电压就可以连接到与VDDA相同的电压上,或者在最小参考高电压和有效VDDA之间的一个电平之间(VREFH永远不会超过VDDA)。
将参考地连接到与VSSA相同的电压上。
28.2.4模拟通道输入
ADC模块支持24个单端模拟输入。
当寄存器SC1n中的DIFF位为低时,设置
SC1[ADCH]段选择输入通道。
28.2.5差分模拟通道输入(DADx)
ADC模块支持4个差分模拟输入。
每个输入由一对外部引脚(DADPx和DADMx)组成,每个引脚都可以提供最精确的模拟到数字的读取。
当SC1n[DIFF]位为高时,可设置SC1[ADCH]段来选择差分输入。
当SC1n[DIFF]位为低时,所有的DADPx可以作为单端输入。
在某些MCU配置中,当SC1n[DIFF]位为低时,一些DADMx也可能作为单端输入。
请参阅MCU的ADC连接芯片配置一章。
28.3寄存器定义
该部分描述ADC寄存器。
ADC存储器映像
绝对地址
寄存器名
宽度
访问
复位
章节/页码
4003_B000
ADC状态控制寄存器1(ADC0_SC1A)
32
R/W
0000_001Fh
28.3.1/454
4003_B004
ADC状态控制寄存器1(ADC0_SC1B)
32
R/W
0000_001Fh
28.3.1/454
4003_B008
ADC配置寄存器(ADC0_CFG1)
32
R/W
0000_0000h
28.3.2/457
4003_B00C
ADC配置寄存器2(ADC0_CFG1)
32
R/W
0000_0000h
28.3.3/459
4003_B010
ADC数据结果寄存器(ADC0_RA)
32
R
0000_0000h
28.3.4/460
4003_B014
ADC数据结果寄存器(ADC0_RB)
32
R
0000_0000h
28.3.4/460
4003_B018
比较值寄存器(ADC0_CV1)
32
R/W
0000_0000h
28.3.5/461
4003_B01C
比较值寄存器(ADC0_CV2)
32
R/W
0000_0000h
28.3.5/461
4003_B020
状态控制寄存器2(ADC0_SC2)
32
R/W
0000_0000h
28.3.6/462
4003_B024
状态控制寄存器3(ADC0_SC3)
32
R/W
0000_0000h
28.3.7/464
4003_B028
ADC偏移量修正寄存器(ADC0_OFS)
32
R/W
0000_0004h
28.3.8/466
4003_B02C
ADC正向增益寄存器(ADC0_PG)
32
R/W
0000_8200h
28.3.9/466
4003_B030
ADC负向增益寄存器(ADC0_MG)
32
R/W
0000_8200h
28.3.10/467
4003_B034
ADC正向增益通用校验寄存器(ADC0_CLPD)
32
R/W
0000_00Ah
28.3.11/467
4003_B038
ADC正向增益通用校验寄存器(ADC0_CLPS)
32
R/W
0000_0020h
28.3.12/468
4003_B03C
ADC正向增益通用校验寄存器(ADC0_CLP4)
32
R/W
0000_0200h
28.3.13/468
4003_B040
ADC正向增益通用校验寄存器(ADC0_CLP3)
32
R/W
0000_0100h
28.3.14/469
4003_B044
ADC正向增益通用校验寄存器(ADC0_CLP2)
32
R/W
0000_0080h
28.3.15/469
4003_B048
ADC正向增益通用校验寄存器(ADC0_CLP1)
32
R/W
0000_0040h
28.3.16/470
4003_B04C
ADC正向增益通用校验寄存器(ADC0_CLP0)
32
R/W
0000_0020h
28.3.17/470
4003_B054
ADC负向增益通用校验寄存器(ADC0_CLMD)
32
R/W
0000_000Ah
28.3.18/471
4003_B058
ADC负向增益通用校验寄存器(ADC0_CLMS)
32
R/W
0000_0020h
28.3.19/471
4003_B05C
ADC负向增益通用校验寄存器(ADC0_CLM4)
32
R/W
0000_0200h
28.3.20/472
4003_B060
ADC负向增益通用校验寄存器(ADC0_CLM3)
32
R/W
0000_0100h
28.3.21/472
4003_B064
ADC负向增益通用校验寄存器(ADC0_CLM2)
32
R/W
0000_0080h
28.3.22/473
4003_B068
ADC负向增益通用校验寄存器(ADC0_CLM1)
32
R/W
0000_0040h
28.3.23/473
4003_B06C
ADC负向增益通用校验寄存器(ADC0_CLM0)
32
R/W
0000_0020h
28.3.24/474
28.3.1ADC状态控制寄存器1(ADC0_SC1n)
KL25状态控制寄存器1中有两个寄存器,SC1A和SC1B。
SC1A寄存器有软件和硬件触发两种操作模式。
为了使由外设激发的ADC转换有序进行,ADC包含多个状态控制寄存器,每一次转换使用一个寄存器。
SC1B-SC1n为只在硬件触发模式下使用的多个寄存器,至于使用SC1寄存器的数量请查阅芯片配置信息。
SC1n寄存器有相同的位域,用“ping–pong”方法控制ADC操作。
在任一时刻,SC1n寄存器中只有一个能有效控制ADC转换。
当SC1n有效控制ADC转换时,可以更新配置SC1A(对于该芯片的任何SC1n寄存器都可以依此操作)。
当SC1A有效控制一个转换并且处于取消当前转换时,可以对SC1A进行写操作。
在软件触发模式下(SC2[ADTRG]=0),对寄存器SC1A进行写的时候会开始一个新的转换。
同时,当SC1n寄存器有效控制一个转换并且处于取消当前状态时,可以对任何一个SC1n寄存器进行写操作。
在软件触发操作模式下不能用SC1B-SC1n寄存器组,所以此时对SC1B-SC1n进行写操作不会开始一个新的转换。
地址:
4003_B000h基地址+0h偏移量+(4d*I)(i从0d到1d),SC1A的地址4003B000h,
SC1B的地址4003B004h。
数据位
D31
D30
D29
D28
D27
D26
D25
D24
D23
D22
D21
D20
D19
D18
D17
D16
读/写
0
复位
0
数据位
D15
D14
D13
D12
D11
D10
D9
D8
D7
D6
D5
D4
D3
D2
D1
D0
读/写
0
COCO
AIEN
DIFF
ADCH
D31~D8(0)—保留位,只读,且各位值为0。
D7(COCO)—转换完成标志位,只读。
当不设置比较功能(SC2[ACFE]=0)时,或不设置硬件均值功能(SC3[AVGE]=0)时,每次转换完成时置该位为1;当比较功能使能(SC2[ACFE]=1)时,只要比较结果为真,转换完成后,该位为1;当设置硬件均值功能(SC3[AVGE]=1)时,且均值滤波次数(该值由SC3[AVGS]段决定)设定后,则该位为1;当校准次序完成,则该位为1。
当对寄存器SC1A进行写操作或者对转换结果寄存器Rn进行读操作时,都会清除COCO。
D6(AIEN)—中断使能位。
当AIEN位为1时,设置COCO位为1就会引发一个中断。
当AIEN为0时,无动作。
D5(DIFF)—差分模式使能位。
当DIFF为0时,单端转换;当DIFF为1时,差分转换。
在差分模式下,当ADC配置有效时,该模式会自动从不同通道中选择一个通道,改变转换算法和周期数完成转换。
D4~D0(ADCH)—输入通道选择位。
输入通道的解码取决于DIFF的值。
输入引脚DAD0-DAD3已经和内部的引脚对DADPx、DADMx相连。
当全部设置为1111时,连续近似值转换器子系统会关闭。
该特征可以明确地结束ADC,同时可以将输入通道与所有其他的资源隔离开来。
结束正在执行的转换可以防止新的转换发生。
当正在执行的转换无效时,没有必要将通道选择位全部设置为1来将ADC置于低功耗状态,因为转换完成之后模块会自动进入低功耗状态。
当该位段设置为0000~00011,当DIFF=0时,DADP0~DADP3选择为输入,而DIFF=1时,DAD0~DAD3选择为输入;当该位段设置为00100~10111,当DIFF=0时,AD4~AD23选择为输入,而DIFF=1时,该位保留;其他情况该位均保留。
注意:
您的设备可能无法使用位域设置说明中的一些输入通道,对于ADC
设备的实际ADC通道分配,请参阅芯片配置信息。
28.3.2ADC配置寄存器(ADC0_CFG1)
CFG1寄存器可以选择操作模式,设置时钟源、时钟分频,对低功耗或者长时间采样进行配置。
地址:
4003_B000h基地址+8h偏移量=4003_B008h
数据位
D31
D30
D29
D28
D27
D26
D25
D24
D23
D22
D21
D20
D19
D18
D17
D16
读/写
0
复位
0
数据位
D15
D14
D13
D12
D11
D10
D9
D8
D7
D6
D5
D4
D3
D2
D1
D0
读
0
ADLPC
ADIV
ADLSMP
MODE
ADICLK
写
—
D31~D8(0)—保留位,只读,且各位值为0。
D7(ADLPC)—低功耗配置位。
CFG1[ADLPC]控制连续近似值转换器的电压配置。
当CFG1[ADLPC]=0时,正常供电配置;当CFG1[ADLPC]=1时,以最大时钟速率的代价
降低功耗。
D6~D5(ADIV)—时钟分频选择位。
ADIV选择ADC使用的分频系数产生内部时钟ADCK。
当CFG1[ADIV]分别为00,01,10,11时,对应的分频系数分别为1,2,4,
8,时钟频率为输入时钟,输入时钟/2,输入时钟/4,输入时钟/8。
D4(ADLSMP)—采样时间配置位。
ADLSMP会根据选择的转换模式选择不同的采样次数。
该位能够根据采样周期进行调整,高阻抗输入以达到精确采样或者低阻抗输入达到最大转换速率。
如果持续转换使能,同时不要求高转换率,则长时间采样也可以用在更低的功耗状态下进行。
当CFG1[ADLSMP]=1时,即长时间采样选择位置位,可以选择长时间采样的范围;当CFG1[ADLSMP]=0时,即短时间采样选择位置位,可以选择短时间采样的范围。
D3~D2(MODE)—转换模式选择位。
选择ADC采样模式。
当SC1[DIFF]=0时,CFG1[MODE]=00,01,10,11时,分别为单端8位,10位,12位,16位转换;当SC1[DIFF]=1时,CFG1[MODE]=00,01,10,11时,分别为带有2进制补码输出的9位,13位,11位,16位差分转换。
D1~D0(ADICLK)—输入时钟选择位。
输入时钟源产生内部时钟ADCK。
当选择ADACK为时钟源时,在转换开始前不要激活。
当选择该位的同时又不需要提前开始转换(CFG2[ADACKEN]=0)时,异步时钟在转换开始时有效,在转换结束时关闭。
这种情况下每次时钟源再次有效时,都有一个相关的时钟开始时间延时。
当CFG1[ADICLK]=00,01,10,11时,输入时钟分别对应总线时钟,总线时钟/2,交替时钟(ALTCLK),异步时钟
(ADACK)。
28.3.3ADC配置寄存器2(ADC0_CFG2)
CFG2寄存器为高速转换选择特定的配置,在长采样模式下选择长时间持续采样。
地址:
4003_B000h基地址+Ch偏移量=4003_B00Ch
数据位
31
D
30
D
29
D
28
DD
27
26
D
25
DD
24
23
D
22
D
21
DD
20
19
D
18
D
17
D
D
16
读/写
0
复位
0
数据位D15D14D13D12D11D10D9D8D7D6D5D4D3D2D1D0
读
0
MUXSEL
ADACKEN
ADHSC
ADLSTS
写
—
复位
0
D31~D5(0)—保留位,只读,且各位值为0。
D4(MUXSEL)—ADC复用选择位。
当CFG2[MUXSEL]=0时,选择ADxxa通道;当CFG2[MUXSEL]=1时,选择ADxxb通道。
D3(ADACKEN)—异步时钟输出使能位。
ADACKEN可以使能异步时钟源,时钟源时钟输出和输入时钟选择的状态无关。
根据MCU的配置,其他模块可以使用异步时钟。
即使当ADC处于空闲或者来自不同时钟源的操作正在执行,都可设置该位允许时钟使能。
同样,如果ADACK时钟已经在运行,选择带有异步时钟的简单转换或者第一个连续转换操作的延时就会减少。
当CFG2[ADACKEN]=0时,异步时钟输出禁止;当
CFG2[ADACKEN]=1时,不管ADC的状态是什么,异步时钟和输出时钟都有效。
D2(ADHSC)—高速配置位。
通过改变转换时序来允许更高速率的转换时钟(两个ADCK被加进转换时间)。
当CFG2[ADHSC]=0时,选择正常转换时序;当CFG2[ADHSC]=1
时,选择高速转换时序。
D1~D0(ADLSTS)—长采样时间选择位。
当选择了长采样时间(SC1[ADLSMP]=1)时,ADLSTS选择扩展采样时间中的一个。
该特点允许高阻抗输入,可以达到精确采样或在低阻抗输入时,可以将转换速度最大化。
如果不要求高转换率,当持续转换使能时,更长的采样时间以降低功耗。
其中,默认最长采样时间为4个ADCK周期。
当CFG1[ADLSTS]=00(额外增加20个ADCK周期),01,10,11时,12个ADCK周期,6个ADCK周期,2个ADCK周期,所以总共有24个,16个,10个,6个ADCK周期的采样时间。
28.3.4ADC数据结果寄存器(ADC0_Rn)
数据结果寄存器包含ADC转换结果,这个结果是通过相应的状态和通道控制寄存器(SC1A:
SC1n)选择产生的。
对于每个状态和通道控制寄存器,都有一个相应的数据结果寄存器。
在无符号右对齐模式下寄存器Rn中没有被使用的位会被清除,在有符号扩展的二进制补码模式下会携带最高位(MSB)。
例如,当配置成10位的单端模式时,D[15:
10]会被清除。
当配置成11位的差分模式时,D[15:
10]会携带符号位,也就是第10位扩展成第15位。
表28-43描述了数据结果寄存器在不同的模式下的行为。
28-2数据结果寄存器描述
转换模式
各位描述
格式
说明:
S:
符号位或者符号位扩展;D:
数据(二进制补码显示)。
16位差分模式
D15=0,D14~D0=D
有符号的二进制补码
16位单端模式
D15~D0=D
无符号的右对齐
13位差分模式
D15~D12=S,D11~D0=D
扩展的有符号二进制补码
12位单端模式
D15~D12=0,D11~D0=D
无符号右对齐
11位差分模式
D15~D10=S,D11~D0=D
扩展的有符号二进制补码
10位单端模式
D15~D10=0,D11~D0=D
无符号右对齐
9位差分模式
D15~D9=S,D8~D0=D
扩展的有符号二进制补码
8位单端模式
D15~D9=0,D8~D0=D
无符号右对齐
注意:
S:
符号位或者符号位扩展;D:
数据(二进制补码显示)
地址:
4003_B000h基地址+10h偏移量+(4d*i)(i从0d到1d),RA的地址4003B010h,
RA的地址4003B014h。
数据位
D
31
30
D
29
D
28
D
27
D
26
D
25
D
24
D
23
D
22
D
21
D
20
D
19
D
18
D
17
D
16
读/写
0
复位
0
D
数据位
D
15
14
D
13
D
12
D
11
D
10
D
9
D
8
D
7
D
6
D
5
D
4
D
3
D
2
D
1
D
0
读
/写
D
复位
0
D
D31~D16(0)—保留位,只读,且各位值为0。
D15~D0(D)
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 飞思卡尔 KL25 ADC模块 中文解释 卡尔 ADC 模块 中文 解释
![提示](https://static.bdocx.com/images/bang_tan.gif)