时序逻辑电路练习题及答案.docx

时序逻辑电路练习题及答案.docx

《时序逻辑电路练习题及答案.docx》由会员分享，可在线阅读，更多相关《时序逻辑电路练习题及答案.docx（26页珍藏版）》请在冰豆网上搜索。

时序逻辑电路练习题及答案

第五章时序逻辑电路练习题及答案

［］分析图时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，说明电路能否自启动。

图

［解］

驱动方程：

丿广心=2,状态方程：

Q；J00"+型0=型㊉G：

厶=©=©,er=+Q-Q"=0㊉er；

人=G0，k、=q、QJ电Q；Q：

l

输出方程：

Y=Q^

由状态方程可得状态转换表，如表所示；由状态转换表可得状态转换图，如图所示。

电路可以自启动。

表

00G

er^r1

er1

Y

0；@0

Le;,+1y

000

00

1

0

100

00

01

01

0

0

101

01

11

001

01

1

0

110

01

01

10

0

0

111

00

11

010

011

Q3Q2Q1

/Y

R

pi

（00_»

_（110）

Vo

/IJ

图

电路的逻辑功能：

是一个五进制计数器，

计数顺序是从0到4循坏。

[]试分析图时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图。

A为输入逻辑变量。

CP

[]分析图给岀的时序电路，画岀电路的状态转换图，检查电路能否自启动，说明电路实现的功能。

A为输入变量。

A

[解]__

人二K严1,代入到特性方程0譽=+呼，—得：

QT=Q：

1:

j2=K2=A^Qlf代入到特性方程er=A2；+心0,得：

er=人㊉er㊉q;；

y=AQlQ2AQQ；=AQ2Ql+AQ2Ql

由状态方程可得其状态转换表，如表所示，状态转换图如图所示。

其功能为：

当A=0时，电路作2位二进制加计数；当4=1时，电路作2位二进制减计数。

[]分析图时序逻辑电路，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，说明电路能否自启动。

[解]驱动方程：

丿0=Ko=1J严QoQ©，K]=Qo

J2=QoQ^K2=2o21,丿3=000102'K3=2o代入特性方程得状态方程：

er1=丿+竺；=Q^i'Qo++Q；Q：

er1=J2Q2+兰20=+Q；Q；+@0

er1二色空二+@0输出方程：

Y=Q^QzQlQq

状态转换表如表所示。

表

Q；'Q；Q：

Q：

qjqjqTq貴

Y

Q；Q；Q；Q：

Q异

er+ie;+1y

0

0

0

0

1

0

0

1

1

0

0

1

0

0

0

0

1

0

1

0

0

1

1

0

0

0

0

0

0

0

1

0

0

0

0

0

1

0

0

0

0

1

1

1

0

1

0

1

0

0

1

0

1

0

0

1

1

1

0

1

1

0

0

1

0

1

1

1

0

1

0

0

0

1

1

0

0

1

0

1

0

1

1

0

0

0

0

1

1

0

0

1

0

1

0

1

0

0

0

1

1

0

1

1

1

0

0

0

0

1

0

0

0

0

1

1

0

1

1

1

0

0

1

0

1

0

0

0

1

1

0

0

1

0

0

1

1

1

1

1

1

1

0

0

状态转换图如图所示。

Q3Q2Q1Q0/¥

图A5.5

由以上分析知，图所示电路为同步十进制减法计数器，能够自启动。

[]试画出用2片74LS194组成8位双向移位寄存器的逻辑图。

[解]如图所示。

并行输出

图A"

[]在图电路中，若两个移位寄存器中的原始数据分别为A3A2AiAo=1OO1,65B/o=OOlI,试问经过4个CP信号作用以后两个寄存器中的数据如何？

这个电路完成什么功能？

图P5.7

[解]两组移位寄存器，每来一个CP,各位数据均向右移一位。

全加器的和返送到A寄存器的左端输入。

全加器的进位输出CO经一个CP的延迟反送到全加器的进位输入端CL在CP作用下，各点数据如表所示。

4个CP信号作用后，？

MSSo=llOO,3心3“0=0000,电路为四位串行加法器。

4个CP信号作用后，B寄存器清零，A寄存器数据为串行相加结果，而向高位的进位由CO给出。

表

CP

AyAzAiAo

B3B2B1B0

CI

SCO

0

1001

0011

0

01

1

0100

0001

1

01

2

0010

0000

1

10

3

1001

0000

0

10

4

1100

0000

0

00

[]分析图的计数器电路，说明这是多少进制的计数器。

十进制计数器74160的功能表见表。

EP5.8

［解］图电路为七进制计数器。

计数顺序是3-9循环。

［］分析图的计数器电路，画出电路的状态转换图，说明这是多少进制的计数器。

十六进制计数器74LS161的功能表如表所示。

-CP

ocQ3Q2Q1qoet

而74LS161EP

RdD3D2DIdocp

［］试用4位同步二进制计数器74LS161接成十三进制计数器，标出输入、输出端。

可以附加必要的门电路。

74LS161的功能表见表。

图A5.10

表74LS16K74LSI60功能表

输入

输出

说明

EP

ET

LD

CP

D^DzDiDq

@020100

高位在左

0

X

X

X

X

XXXX

0000

强迫清除

1

X

X

0

t

DCBA

DCBA

置数在CPt完成

1

0

X

1

X

XXXX

保持

不影响Oc输出

1

X

0

1

X

XXXX

保持

ET=0,Oc=0

1

1

1

1

t

XXXX

计数

注：

⑴只有当CP=1时，EP、刃才允许改变状态

（2）Oc为进位输出，平时为0,当030000=1111时，Oc=l

（74LS160是当@020100=1001时，Oc=l）

图P5.ll

［解］M=1时为六进制计数器，M=0时为八进制计数器。

［］分析图给出的计数器电路，画出电路的状态转换图，说明这是几进制计数器‘74LS290的功能表如表所示。

74LS290功能表

解］图P5-14所示为七进制计数器。

状态转换图如图所示。

Q3Q2Q1Q0/Y

［］试分析图计数器电路的分频比（即丫与CP的频率之比）。

74LS161的功能表见题。

®P5.15

［解］利用与上题同样的分析方法，可得74LS161

（1）和74LS161

（2）的状态转换图如图（a）、（b）所示。

可见，74LS161

（1）为七进制计数器，且每当电路状态由时，给74LS161

（2）一个计数脉冲。

74LS161

（2）为九进制计数器,计数状态*0111-1111循环。

整个电路为63进制计数器，分频比为1:

63o

［］图电路是由两片同步十进制计数器74160组成的计数器，试分析这是多少进制的计数器，两片之间是几进制。

74160的功能表见题。

［解］第

（1）片74160接成十进制计数器，第

（2）片74160接成了三进制计数器。

第

（1）片到第

（2）片之间为十进制，两片中串联组成71〜90的二十进制计数器。

［］分析图给出的电路，说明这是多少进制的计数器，两片之间多少进制。

74LS161的功能表见题。

图A5.18

当计数到364（即0011,0110,0100）时，LD=09再来CP脉冲时计数器全部置入7”。

［］试用两片异步二〜五〜十进制计数器74LS90组成二十四进制计数器，74LS90的功能表与表相同。

［解］如图所示。

[]图所示电路是用二十进制优先编码器74LS147和同步十进制计数器74160组成的可控分频器，试说明当输入控制信号A、B、C、D、E、F、G、H、/分别为低电平时，由Y端输出的脉冲频率各为多少。

己知CP端输入脉冲的频率为lOkHzo优先编码器74LS147的功能表见表。

74160的功能表与题中表相同。

表74LS147的功能表

接低电平的输入端

A

B

C

D

E

F

G

H

I

分频比Cfv/fa?

）

1/9

1/8

1/7

1/6

1/5

1/4

1/3

1/2

0

/y=kHz

2

5

0

[解]74160为同步置数，根据图，当74160的进位OC=1且再来CP时，Q^Q^Q严^。

―厶人齐丫。

如A=0时，人人齐丫。

=0001,当OC=1,再来CP时，严100讯=0001（状态转换图如图所示），由此Y的频率为是时钟CP频率血的1/9,甬此方法分析可得表。

Q3Q2Q1Q0/Y

表

接低电平的输入端

A

B

C

D

E

F

G

H

/

分频比（A//cp）

1/9

1/8

1/7

1/6

1/5

1/4

1/3

1/2

0

/y=kHz

2

5

0

Q3Q2Q1Q0=0000以后，在这个CP的低电平期间，CPo将给出一个负脉冲。

但由于74LS190的厶D信号是异步置数信号，所以0000状态在计数过程中是作为暂态出现的。

如果为提高置数的可靠性，并产生足够宽度的进位输出脉冲，可以增设由G】、G2

组成的触发器，由。

端给出与CP脉冲的低电平等宽的而=0信号，并可由。

端给出进位输出脉冲。

由图（a）中74LS190减法计数器的状态转换图可知，若3=°时置入22000=0100,则得到四进制减法计数器，输出进位信号与CP频率之比为1/4。

又由74LS147的功能表（见上题）可知，为使74LS147的输出反相后为0100,人需接入低电平信号，故人应接输入信号C。

依次类推即可得到下表（表）：

表

接低电平的输入端

12

（A）

（B）

（C）

4

（D）

（E）

（F）

（G）

（H）

分频比（A//cp）

1/2

1/3

1/4

1/5

1/6

1/7

1/8

1/9

于是得到如图（b）的电路图。

C/BQ3Q2QIQOLD

CPo74LS190CPi—

矶D3D2D1DOSrl

YSY2Y1YO

74LS147

19181716151413I2ll

HGFEDCBA1

（b）

EA5.21

[]图是一个移位寄存器型计数器，试画出它的状态转换图，说明这是几进制计数器,

能否自启动。

［解］Y=QiQ^

fir1=0=QQ+Q2Q3+QiQ^=Q+Q

er=d2=q^er1=2=0

状态转换图如图，这是一个五进制计数器，能够自启动。

图A5.22

［］试利用同步4位二进制计数器74LS161和4线」6线译码器74LS154设计节拍脉冲发生器，要求从12个输出端顺序、循环地输出等宽的负脉冲。

74LS154的逻辑框图及说明见［题］,74LS161的功能表见题中表。

［解］

用置数法将74LS161接成十二进制计数器（计数从0000-1011循环），并且把它的0、

02、0、00对应接至74LS154的山、出、Al、Ao,贝074LS154的人~人可顺序产生低电平。

人〜X】为拍脉冲发生器的输出端，如图丙示。

Y0Y1Yu

nnummim

图A5.23

［］设计一个序列信号发生器电路,使之在一系列CP信号作用下能周期性地输出的序列信号。

［解］可以用十进制计数器和8选1数据选择器组成这个序列信号发生器电路。

若将十进制计数器74160的输出状态Q^QiQo作为8选1数据选择器的输入，则可得到数据选择器的输出z与输入0200。

之间关系的真值表。

若取用8选1数据选择器74LS251（见图（a））,则它的输出逻辑式可写为

丫=2（兀瓦入）+p（兀瓦人）+2（兀人忑）+2（兀

+D|（A/1A））+»5（人/*0）+»6（A//o）+»7（人2&人0）由真值表写出Z的逻辑式，并化成与上式对应的形式，则得到ZhgaOQ+QQQaj+g&e+o©©©）

+@（0©2）+2（0©0）+0（0皿）+色（000。

）

令£=02,Ao=Qq,Do=D=03,£h=£）4=05=07=°,£）3=D6=0,

则数据选择器的输出Y即所求之Z。

所得到的电路如图（a）所示。

［解法2］因为周期性输出信号为十节拍，所以可用五位扭环形计数器及门电路构成。

设输出为Y,则状态转换图如图（b）所示。

输出丫=+05040302Q+05。

4。

30201

利用约束条件，用卡诺图（如图（c）所示）化简，得

丫=+gE+QQ+e4a=迈。

©顾@Q由此可得序列信号发生器电路如图＜d）所示。

［］设计一个灯光控制逻辑电路。

要求红、绿.黄三种颜色的灯在时钟信号作用下按表规定的顺序转换状态。

表中的1表示“亮”，0表示“灭”。

要求电路能自启动，并尽可能采用中规模集成电路芯片。

表

CP顺序

红

黄

绿

CP顺序

红

黄

绿

0

0

0

0

4

1

1

1

1

1

0

0

5

0

0

1

2

0

1

0

6

0

1

0

3

0

0

1

7

1

0

0

［解］因为输出为八个状态循环，所以用74LS161的低三位作为八进制计数器。

若以R、Y.G分别表示红、黄.绿三个输出，则可得计数器输出状态0、0八Qo与R、Y.G关系的真值表：

题的真值表

2QQ

RYG

2G0

RYG

000

000

100

111

001

100

101

001

010

010

110

010

011

001

111

100

选两片双4选1数据选择器74LS153作通用函数发生器使用，产生R、Y.G。

由真值表写出Y、G的逻辑式，并化成与数据选择器的输出逻辑式相对应的形式

R=0（玆）+2（她）+0（0込）+0（00。

）

丫=2©色）+0（@0）+1（0色）+0.（00。

）

G=Q（玆）+2©Q）+0・©Q）+Q2（Q0）

电路图如图。

iT

CP

EyDCID1D2D3q（3

EPT4161LD

CPqoQIQ2Q3所

SiDioD12S2^2OD22aLDuD13D21D23

M74LS153

A0YiY2

Y

图A5.25

[]

用JK触发器和门电路设计一个4位循坏码计数器，它的状态转换表应如表所示。

表

计数顺序

电路状态0000

进位输出

C

计数顺序

电路状态

0000

进位输出

C

0

1

2

3

4

5

6

7

0000

0001

0011

0010

0110

0111

0101

0100

0

0

0

0

0

0

0

0

8

9

10

11

12

13

14

15

1100

1101

1111

1110

1010

1011

1001

1000

0

0

0

0

0

0

0

1

［解］

Cw+l门71+1cC川+1

1.根据表画出。

幺幺的卡诺图如图（a）及图（b）、（c）、（d）、（e）所示。

2.用卡诺图化简，求状态方程。

3.

9）⑹

图A5.26

er1=[0生+00+00=+g@@”Q：

与特性方程眇=丿@"+心Q；比较，可知

驱动方程丿4=03020,心=03020

er=Ql'Q-Q-Q'^◎学+Q@+00=◎空+Q；Q@Q；与特性方程O；U@"+&30比较，可知

驱动方程人=、心=242?

21

er1=Q：

Q"+Q；Qg+Q；Q；Q；+Q：

Q；Q"Q：

+Q；Q；Q：

Q；‘

=（G㊉型星®+（Q：

㊉Q；）Q；Q；

与特性方程=人®+KQ；比较，可知

驱动方程厶=（a㊉03>a,k2=（64㊉03）g

er=@@雲二二乞型宰+q:

色q;屈

++Q；Q；①+Q'；Q；Q"+耐00）0”

=（Q：

㊉心㊉00+（0㊉0㊉0図

与特性方程0U0+&0"比较，可知

驱动方程A㊉。

㊉0，K严讥

由表知，输出方程CnQgOiE

根据驱动方程和输出方程可画出逻辑电路图。

（图略）

[]用D触发器和门电路设计一个十一进制计数器，并检查设计的电路能否启动。

解法一：

方程代入法

1•确定触发器个数。

需用4个D触发器。

2.设十一进制计数器的状态转换图，如图（a）所示。

表（a）

Q3Q2Q1Q0

4.列状态转换表如表（a）所示。

计数顺序

Q3Q2Q1Q0

计数顺序

Q3Q2Q1Q0

计数顺序

Q3Q2Q1Q0

0

0000

4

0100

8

1000

1

0001

5

0101

9

1001

2

0010

6

0110

10

1010

3

0011

7

0111

11

0000

4.画出各触发器的次态卡诺图,如图（b）和图（c）、（d）、（e）.（f）所示。

5.由卡诺图化简得到各触发器的状态方程及驱动方程。

\Q?

Qo

口小00011110

00

0001

0010

0100

0011

01

0101

0110

1000

0111

11

X

X

X

X

10

1001

1010

X

0000

图A5.27（b）

图A5.27

er=q;q:

q:

+o;©"=2,er1=+e：

an+q©=比

Qr=+q^'q-Qo'=2,er1=e/e;+◎忿=2

6.检查电路能否自启动。

由状态方程可得完整状态转换表，如表（b）所示。

因此知电路能够自启动。

表（b）

CP

Q3Q2Q1Q0

CP

Q3Q2Q1Q0

CP

Q3Q2Q1Q0

0

0000

7

Olli

l

Il0l

l

000l

8

l000

2

III0

2

00l0

9

l00l

3

0l00

3

00ll

IO

l0I0

0

I0ll

4

0l00

II

l0ll

l

0l00

5

0l0l

12

0000

0

Illl

6

Olio

0

II00l

I000

完整状态转换图如图（g）所示。

解法二：

用D触发器设计异步十一进制计数器

首先要设计出二进制计数器，然后用复位法构成十一进制电路。

设计异步二进制计数器可用观察法得到其逻辑关系，由于d触发器的en+1=o,而二进制计数e,,+1=Qn,所以各触发器的驱动方程应为D=Q\又由于是做加法，设D触发器为上升沿触发，所以低位的©'端应作为高位的时钟CP,这样，4个D触发器构成4位二进制计数，在CP信号作用下，从0000开始，当计到1011时，经与非门送到各触发器的直接复位端，就构成了异步十一进制计数器。

如图（h）所示。

[]设计一个控制步进电动机三相六状态工作的逻辑电路，如果用1表示电机绕组导通0表示电机绕组截止，则3个绕组ABC的状态转换图应如图所示，M为输入控制变量，当M=1时为正转，M=0时为反转。

SP5.28

【解]为避免与线圈C混淆，设正反转控制输入端为求解屮勺、歹t、用D触发器及与或非门实现之。

根据状态转换图画出电路次态卡诺图，如图（a）和图（b）、（c）、（d）所示。

弗K,01,111io

oo

X

Oil

010

110

01

101

001

X

100

11

110

100

X

010

10

X

101

Q01

Oil

图A5.28（a）

V

MA八

00

OO

01

11

10

X

（T

I

1

1

01

1

IO.

1

11

1

1

IX-

帀

1

10

X

1

L£L.

.0J

（b）

00

01

11

10

X

1

1

1

;JI

J）

1

旷

1

i

1

X

10.

1

00011110

（c）图A5.28

（d）

EA5.28（e）

将卡诺图中的“0”合并，然后求反，得

A,r+1=MB"+MC,1=Da

B,t+l=MCl+MAH=Dh

C,,+l=MAn+MBn=Dc实现电路如图（e）所示。