智力抢答器电子技术课程设计报告.docx

智力抢答器电子技术课程设计报告.docx

《智力抢答器电子技术课程设计报告.docx》由会员分享，可在线阅读，更多相关《智力抢答器电子技术课程设计报告.docx（5页珍藏版）》请在冰豆网上搜索。

智力抢答器电子技术课程设计报告

电子技术课程设计报告

题目：

智力竞赛抢答器

学生姓名：

岳小兵

专业：

自动化

学号：

3010203273

指导教师：

周跃庆

日期：

20121211-20121228

摘要

传统的抢答器分立元件使用较多，造成电路的成本偏高，设计出数字化全集成电路的多路抢答器是现代电子技术发展的要求，因此我们采用常用集成电路设计的数码显示四路抢答器，并详细分析了电路工作原理。

其功能为供四人用的智力竞赛抢答器装置线路。

本电路分为两部分：

一是基本抢答部分，二是倒计时部分。

有三个模块：

抢答控制模块，选手编号译码模块，计时模块。

抢答有效有声音提示并显示组别，由主持人手动复位。

此抢答操作方便,在很多的场所都可以使用,并且给人的视觉效果非常好。

关键词：

数字集成电路；抢答器；触发器；数码显示；定时器；时序控制

ABSTRACT

Traditionaldevicesforquickanswerusemorediscretecomponents,thereforthecostofcircuitishigh.Butall-digitaldesignofintegratedcircuitsmultiplerace-answeringapparatusisthedevelopmentofthemodernelectronictechnology,soweintroducetherace-answeringapparatuswithdigitalindicationsandfourlineswhicharedesignedthroughthecommomly-usedintegratedcircuit,anditmakesadetailedanalysisoftheprinciplesofcircuitwork.Itwoksfortheuseoffourlinestorace-answer.Thecircuitisdividedintotwoparts:

thefirstisthebasicpartoftherace-answeringapparatus,thesecondispartofthecountdown.Thismachineisdividedintothreeblocks:

answeringcontrolblock,encoderblockandtimingblock.Quickansweinghasaneffectivevoicepromptsandthenumberoftheparticipantisdisplayed.Manuallyresetbythehost.Itiseasytooperateandcanbeusedinmanyplaces,moreoverthevisualeffectitgivesisverygood.

Keywords：

Digitalintegratedcircuits；Race-answeringApparatus；Flip-Flop；Digitalindications；Timer；TimingControl.

一、设计任务和要求：

1.基本要求

（1）有4路抢答；

（2）数字显示抢答组别；

（3）由主持人复位后方可抢答；

（4）蜂鸣器提示已有人抢答。

2.附加功能

有人抢答后，计时器倒计时60s，60s过后取消回答资格，主持人复位开始下一题。

二、完成课题的工作基础和实验条件

1．工作基础

抢答器作为一种电子产品，早已广泛应用于各种智力和知识竞赛场合，但目前所使用的抢答器存在分立元件使用较多，造成电路的成本偏高，而现代电子技术的发展要求电子电路朝数字化、集成化方向发展，因此设计出数字化全集成电路的多路抢答器是现代电子技术发展的要求，故根据几块常用的74系列数字集成电路设计出了一数码显示四路抢答器电路，该电路具有成本低、元器件容易得到、路数多、数码直观显示、性能稳定等诸多优点，而且该电路也可作数字集成电路应用的一个范例，来作为学习使用数字集成电路之用。

2．实验条件

（1）GW48系列EDA/SOC实验开发系统（提供有目标芯片FPGA-型号EP1K30TC144-3、数码显示器、二极管、三极管、钮子开关、晶振等资源）；

（2）电路设计采用下列器件：

74190、7448、ANDX、ORX、NOT、D触发器等。

三、电路基本原理

1．数字抢答器总体方框图

    如图所示为总体图。

其工作原理为：

接通电源后，主持人将开关拨到“准备”（低电平）状态，定时器显示设定时间，计时器处于禁止状态，此时如果有人抢答，则声音提示抢答无效。

主持人将开关置“开始”（高电平）状态，宣布开始，抢答器工作。

抢答器完成：

优先判断、编号锁存、编号显示、扬声器提示。

当一轮抢答之后，定有人抢答后，计时器倒计时60s，60s过后取消回答资格，主持人复位开始下一题。

其中，54为1Hz频率输入端，以便定时器定时；27为主持人启动及复位开关；21,22,23,26分别为四位选手控制的开关；99为蜂鸣器信号输出端，以便提示已有选手抢答成功；87,88,89,90,91,92,95输出选手编号，连接七段码显示器；30~38，41~70分别输出倒计时的个位和十位，各连接一个七段码显示器。

2．抢答控制模块

该模块在任意一位选手首先按下抢答键后，其输出高电平给D锁存器，并将输出结果送至编码器encoder和蜂鸣器，并同时启动倒计时模块，该模块中的主持人按键按钮可以实现系统的复位。

3.选手编号译码模块

该编码器可以实现将选手的编号编码并将编码输出送至优先编码器7448，以便让数码管显示出选手的编号。

下

面给出该编码器的功能表：

输入输出

X4X3X2X1Y4Y3Y2Y1选手号BCD

000100011

001000102

010000113

100001004

4.计时模块

在使能信号EN作用下开始倒计时，而且将倒计时间显示在数码管上。

下面给出该模块的电路原理图

四、仿真结果

五、体会

经过近两周的努力,在老师和同学的帮助下,我完成了设计任务。

通过这次课程设计，加深了自己对理论知识的理解，同时也锻炼了自己把理论知识应用到实际问题的能力，更锻炼了自己自学的能力，能够根据需要去读一些相关文献，学会如何去使用一个软件（学会一个软件用好里面的帮助是最重要的）等，而这些正是以后工作学习生活所必需的。

以前做实验总是很单一，要不就是按课本上步骤一步一步走，要不就是设计简单的如加法器，减法器之类的电路，或是用各种门电路设计简单的报警电路，密码锁等。

而这次实验则是所有实验的综合，需要有一定理论基础和积淀。

刚开始老师布置任务的时候觉得很难，经过两天左右的思考初步设计把电路分成两个模块，一是基本的抢答电路，二是定时电路，各部分设计好了再整合在一起，这样就不难设计了。

初步设计后MAX+PLUSSII进行仿真无误后再进行附加功能的添加。

设计电路时收获最大的是不管以后干什么，都要从大处着眼，小处着手，先将任务分成几个部分，再一部分一部分的去完成，最终再完成总体的设计，不然直接设计一个整体的模型，不方便调试，出了错也不知道是哪部分出了问题。

通过这次实验，还有一个收获就是感受到同学之间的温暖和相互协作的力量。

尽管我们各自设计的电路不尽相同，思路也可能迥然不同，但我们能够互相帮助，遇到问题一起探讨，一起解决，别人有什么不懂的也尽量帮忙。

相互学习，共同进步，这种团结协作的精神正是我们新一代大学生所要求的基本素质与修养。

由于知识水平的局限,设计中可能会存在着一些不足,我真诚的接受老师和同学的批评和指正.最后衷心感谢老师的悉心指导和同学们的热心帮助!

六、参考文献

[1]天津大学编，周跃庆主编.数字电子技术基础教程.天津：

天津大学出版社，2006.

[2]王萍.电子技术实验教程.北京:

机械工业出版社,2009.1.