计算机组成原理习题及答案第二版唐朔飞答案.docx
- 文档编号:5325285
- 上传时间:2022-12-15
- 格式:DOCX
- 页数:8
- 大小:96.93KB
计算机组成原理习题及答案第二版唐朔飞答案.docx
《计算机组成原理习题及答案第二版唐朔飞答案.docx》由会员分享,可在线阅读,更多相关《计算机组成原理习题及答案第二版唐朔飞答案.docx(8页珍藏版)》请在冰豆网上搜索。
计算机组成原理习题及答案第二版唐朔飞答案
1.什么是计算机系统、计算机硬件和计算机软件?
硬件和软件哪个更重要?
计算机系统——计算机硬件、软件和数据通信设备的物理或逻辑的综合体。
计算机硬件——计算机的物理实体。
计算机软件——计算机运行所需的程序及相关资料。
硬件和软件在计算机系统中相互依存,缺一不可,因此同样重要。
2.冯·诺依曼计算机的特点是什么?
由运算器、控制器、存储器、输入设备、输出设备五大部件组成;
·指令和数据以同一形式(二进制形式)存于存储器中;
·指令由操作码、地址码两大部分组成;
·指令在存储器中顺序存放,通常自动顺序取出执行;
·以运算器为中心(原始冯氏机)。
3.主机——是计算机硬件的主体部分,由CPU+MM(主存或内存)组成;
4.CPU——中央处理器(机),是计算机硬件的核心部件,由运算器+控制器组成;(早期的运、控不在同一芯片上)
5.主存——计算机中存放正在运行的程序和数据的存储器,为计算机的主要工作存储器,可随机存取;(由存储体、各种逻辑部件及控制电路组成)
6.存储单元——可存放一个机器字并具有特定存储地址的存储单位;
7.存储元件——存储一位二进制信息的物理元件,是存储器中最小的存储单位,又叫存储基元或存储元,不能单独存取;
8.存储字——一个存储单元所存二进制代码的逻辑单位;
9.存储字长——一个存储单元所存二进制代码的位数;
10.存储容量——存储器中可存二进制代码的总量;
11.机器字长——CPU能同时处理的数据位数;
12.指令字长——一条指令的二进制代码位数;
13.CPU——CentralProcessingUnit,中央处理机(器)
14.PC——ProgramCounter,程序计数器,存放当前欲执行指令的地址,并可自动计数形成下一条指令地址的计数器;
15.IR——InstructionRegister,
指令寄存器,存放当前正在执行的指令的寄存器;
16.CU——ControlUnit,控制单元(部件),控制器中产生微操作命令序列的部件,为控制器的核心部件;
17.ALU——ArithmeticLogicUnit,算术逻辑运算单元,运算器中完成算术逻辑运算的逻辑部件;
18.ACC——Accumulator,累加器,运算器中运算前存放操作数、运算后存放运算结果的寄存器;
19.MQ——Multiplier-QuotientRegister,乘商寄存器,乘法运算时存放乘数、除法时存放商的寄存器。
20.X——此字母没有专指的缩写含义,可以用作任一部件名,在此表示操作数寄存器,即运算器中工作寄存器之一,用来存放操作数;
21.MAR——MemoryAddressRegister,存储器地址寄存器,内存中用来存放欲访问存储单元地址的寄存器
22.MDR——MemoryDataRegister,存储器数据缓冲寄存器,主存中用来存放从某单元读出、或写入某存储单元数据的寄存器;
23.I/O——Input/Outputequipment,输入/输出设备,为输入设备和输出设备的总称,用于计算机内部和外界信息的转换与传送;
24.MIPS——MillionInstructionPerSecond,每秒执行百万条指令数,为计算机运算速度指标的一种计量单位;
25.CPI——CyclePerInstruction,执行一条指令所需时钟周期数,计算机运算速度指标计量单位之一;FLOPS——FloatingPointOperationPerSecond,每秒浮点运算次数,计算机运算速度计量单位之一。
26.指令和数据都存于存储器中,计算机如何区分它们?
解:
计算机硬件主要通过不同的时间段来区分指令和数据,即:
取指周期(或取指微程序)取出的既为指令,执行周期(或相应微程序)取出的既为数据。
另外也可通过地址来源区分,从PC指出的存储单元取出的是指令,由指令地址码部分提供操作数地址。
27.什么是总线?
总线传输有何特点?
为了减轻总线的负载,总线上的部件都应具备什么特点?
解:
总线是多个部件共享的传输部件;
总线传输的特点是:
某一时刻只能有一路信息在总线上传输,即分时使用;
为了减轻总线负载,总线上的部件应通过三态驱动缓冲电路与总线连通。
28.为什么要设置总线判优控制?
常见的集中式总线控制有几种?
各有何特点?
哪种方式响应时间最快?
哪种方式对电路故障最敏感?
解:
总线判优控制解决多个部件同时申请总线时的使用权分配问题;
常见的集中式总线控制有三种:
链式查询、计数器查询、独立请求;
特点:
链式查询方式连线简单,易于扩充,对电路故障最敏感;计数器查询方式优先级设置较灵活,对故障不敏感,连线及控制过程较复杂;独立请求方式判优速度最快,但硬件器件用量大,连线多,成本较高。
29.总线宽度——指数据总线的位(根)数,用bit(位)作单位。
30.总线带宽——指总线在单位时间内可以传输的数据总量,相当于总线的数据传输率,等于总线工作频率与总线宽度(字节数)的乘积。
31.总线复用——指两种不同性质且不同时出现的信号分时使用同一组总线,称为总线的“多路分时复用”。
32.总线的主设备(主模块)——指一次总线传输期间,拥有总线控制权的设备(模块);
33.总线的从设备(从模块)——指一次总线传输期间,配合主设备完成传输的设备(模块),它只能被动接受主设备发来的命令;
34.总线的传输周期——总线完成一次完整而可靠的传输所需时间;
35.总线的通信控制——指总线传送过程中双方的时间配合方式。
36.试比较同步通信和异步通信。
解:
同步通信——由统一时钟控制的通信,控制方式简单,灵活性差,当系统中各部件工作速度差异较大时,总线工作效率明显下降。
适合于速度差别不大的场合;
异步通信——不由统一时钟控制的通信,部件间采用应答方式进行联系,控制方式较同步复杂,灵活性高,当系统中各部件工作速度差异较大时,有利于提高总线工作效率。
37.为什么说半同步通信同时保留了同步通信和异步通信的特点?
解:
半同步通信既能像同步通信那样由统一时钟控制,又能像异步通信那样允许传输时间不一致,因此工作效率介于两者之间。
38.设总线的时钟频率为8MHz,一个总线周期等于一个时钟周期。
如果一个总线周期中并行传送16位数据,试问总线的带宽是多少?
解:
总线宽度=16位/8=2B
总线带宽=8MHz×2B=16MB/s
39..在一个32位的总线系统中,总线的时钟频率为66MHz,假设总线最短传输周期为4个时钟周期,试计算总线的最大数据传输率。
若想提高数据传输率,可采取什么措施?
解法1:
总线宽度=32位/8=4B
时钟周期=1/66MHz=0.015µs
总线最短传输周期=0.015µs×4
=0.06µs
总线最大数据传输率=4B/0.06µs
=66.67MB/s
若想提高总线的数据传输率,可提高总线的时钟频率,或减少总线周期中的时钟个数,或增加总线宽度。
40.在异步串行传送系统中,字符格式为:
1个起始位、8个数据位、1个校验位、2个终止位。
若要求每秒传送120个字符,试求传送的波特率和比特率。
解:
一帧=1+8+1+2=12位
波特率=120帧/秒×12位
=1440波特
比特率=1440波特×(8/12)
=960bps
或:
比特率=120帧/秒×8=960bps
41.存储器的层次结构主要体现在什么地方?
为什么要分这些层次?
计算机如何管理这些层次?
答:
存储器的层次结构主要体现在Cache—主存和主存—辅存这两个存储层次上。
Cache—主存层次在存储系统中主要对CPU访存起加速作用,即从整体运行的效果分析,CPU访存速度加快,接近于Cache的速度,而寻址空间和位价却接近于主存。
主存—辅存层次在存储系统中主要起扩容作用,即从程序员的角度看,他所使用的存储器其容量和位价接近于辅存,而速度接近于主存
42.说明存取周期和存取时间的区别。
解:
存取周期和存取时间的主要区别是:
存取时间仅为完成一次操作的时间,而存取周期不仅包含操作时间,还包含操作后线路的恢复时间。
即:
存取周期=存取时间+恢复时间
43.什么是存储器的带宽?
若存储器的数据总线宽度为32位,存取周期为200ns,则存储器的带宽是多少?
解:
存储器的带宽指单位时间内从存储器进出信息的最大数量。
存储器带宽=1/200ns×32位
=160M位/秒=20MB/S=5M字/秒
注意字长(32位)不是16位。
44.某机字长为32位,其存储容量是64KB,按字编址其寻址范围是多少?
若主存以字节编址,试画出主存字地址和字节地址的分配情况。
解:
存储容量是64KB时,按字节编址的寻址范围就是64KB,则:
按字寻址范围=64K×8/32=16K字
按字节编址时的主存地址分配图如下
45试比较静态RAM和动态RAM。
46.什么叫刷新?
为什么要刷新?
说明刷新有几种方法。
解:
刷新——对DRAM定期进行的全部重写过程;
刷新原因——因电容泄漏而引起的DRAM所存信息的衰减需要及时补充,因此安排了定期刷新操作;
常用的刷新方法有三种——集中式、分散式、异步式。
集中式:
在最大刷新间隔时间内,集中安排一段时间进行刷新;
分散式:
在每个读/写周期之后插入一个刷新周期,无CPU访存死时间;
异步式:
是集中式和分散式的折衷。
47.某8位微型机地址码为18位,若使用4K×4位的RAM芯片组成模块板结构的存储器,试问:
(1)该机所允许的最大主存空间是多少?
(2)若每个模块板为32K×8位,共需几个模块板?
(3)每个模块板内共有几片RAM芯片?
(4)共有多少片RAM?
(5)CPU如何选择各模块板?
解:
(1)218=256K,则该机所允许的最大主存空间是256K×8位(或256KB);
(2)模块板总数=256K×8/32K×8
=8块;
(3)板内片数=32K×8位/4K×4位
=8×2=16片;
(4)总片数=16片×8=128片;
(5)CPU通过最高3位地址译码选板,次高3位地址译码选片
48.一个4体低位交叉的存储器,假设存取周期为T,CPU每隔1/4存取周期启动一个存储体,试问依次访问64个字需多少个存取周期?
解:
本题中,只有访问第一个字需一个存取周期,从第二个字开始,每隔1/4存取周期即可访问一个字,因此,依次访问64个字需:
存取周期个数=(64-1)×(1/4)T+T
=(63/4+1)T=15.75+1=16.75T
与常规存储器的速度相比,加快了:
(64-16.75)T=47.25T
49.计算机中设置Cache的作用是什么?
能不能把Cache的容量扩大,最后取代主存,为什么?
答:
计算机中设置Cache主要是为了加速CPU访存速度;
不能把Cache的容量扩大到最后取代主存,主要因为Cache和主存的结构原理以及访问机制不同(主存是按地址访问,Cache是按内容及地址访问)。
50.Cache制作在CPU芯片内有什么好处?
将指令Cache和数据Cache分开又有什么好处?
答:
Cache做在CPU芯片内主要有下面几个好处:
1)可提高外部总线的利用率。
因为Cache在CPU芯片内,CPU访问Cache时不必占用外部总线;
2)Cache不占用外部总线就意味着外部总线可更多地支持I/O设备与主存的信息传输,增强了系统的整体效率;
3)可提高存取速度。
因为Cache与CPU之间的数据通路大大缩短,故存取速度得以提高;
51.最少用几位二进制数即可表示任一五位长的十进制正整数?
解:
五位长的十进制正整数中,最大的数99999满足条件:
216(=65536)<99999<217(=131072),故最少用17位二进制数即可表示任一五位长的十进制正整数。
52.试比较逻辑移位和算术移位。
解:
逻辑移位和算术移位的区别:
逻辑移位是对逻辑数或无符号数进行的移位,其特点是不论左移还是右移,空出位均补0,移位时不考虑符号位。
算术移位是对带符号数进行的移位操作,其关键规则是移位时符号位保持不变,空出位的补入值与数的正负、移位方向、采用的码制等有关。
补码或反码右移时具有符号延伸特性。
左移时可能产生溢出错误,右移时可能丢失精度。
53.对于尾数为40位的浮点数(不包括符号位在内),若采用不同的机器数表示,试问当尾数左规或右规时,最多移位次数各为多少?
解:
对于尾数为40位的浮点数,若采用原码表示,当尾数左规时,最多移位39次;反码表示时情况同原码;若采用补码表示,当尾数左规时,正数最多移位39次,同原码;负数最多移位40次。
当尾数右规时,不论采用何种码制,均只需右移1次。
54.试比较基址寻址和变址寻址。
解:
比较如下:
1)都可有效地扩大指令寻址范围。
2)基址寻址时,基准地址由基址寄存器给出,地址的改变反映在位移量A的取值上;变址寻址时,基准地址由A给出,地址的改变反映在变址值的自动修改上,变址值由变址寄存器给出。
3)基址寄存器内容通常由系统程序设定,变址寄存器内容通常由用户设定。
4)基址寻址适用于程序的动态重定位,变址寻址适用于数组或字符串处理,适用场合不同。
]
55.通过基址寻址与段寻址获得实际地址的区别:
1)基址寻址的基地址一般比较长(存储器地址位数),位移量比较短(=形式地址位数),相加后得到的有效地址长度=基地址长度。
此时主存不分段。
实际地址=有效地址=基地址+位移量
段寻址是基址寻址的一种变种,当基地址短于存储地址时,基址寻址就变成了段寻址,基地址就叫做段地址,此时主存分段。
实际地址=段地址偏移量+段内位移量(有效地址)
2)基址寻址一般在机器字长存储地址长度的机器中,可直接通过寻址计算获得实际地址。
在机器字长存储地址长度的机器中,由于CPU内部数据通路的限制,编程指定的任何一种寻址计算得到的有效地址长度都等于机器字长,为获得更长的地址字,硬件自动通过段寻址计算出存储器实际地址。
此时除ALU之外,硬件还要增设专用的地址加法器。
56.什么是指令周期?
指令周期是否有一个固定值?
为什么?
解:
指令周期是指一条指令从开始取指令直到指令执行完这段时间。
由于计算机中各种指令执行所需的时间差异很大,因此为了提高CPU运行效率,即使在同步控制的机器中,不同指令的指令周期长度都是不一致的,也就是说指令周期对于不同的指令来说不是一个固定值。
57.中断周期前是什么阶段?
中断周期后又是什么阶段?
在中断周期CPU应完成什么操作?
答:
从CPU机器周期的时序层次来看,中断周期前是指令的执行阶段。
中断周期后是取指令阶段。
在中断周期CPU应完成关中断、保存断点和转中断服务程序入口三个操作。
58.计算机为了管理中断,在硬件上通常有哪些设置?
各有何作用?
对指令系统有何考虑?
解:
计算机为了管理中断,在硬件上设有专门处理中断的机构——中断系统。
它通常包括:
中断请求寄存器、中断优先级排队器、向量编码器、中断允许触发器(EINT)、中断标记触发器(INT)、中断屏蔽触发器(寄存器)等。
功能如下:
中断请求寄存器——对中断源发来的一过性中断请求信号进行登记;
中断优先级排队器——对同时提出的多个中断请求信号进行裁决,选出一个最紧迫的进行响应;
向量编码器——向量中断时,用来产生向量地址;
中断允许触发器(EINT)——CPU中的中断总开关,完成开、关中断状态的设置;
中断标记触发器(INT)——用来建立中断周期状态。
INT=1,表示进入中断周期,即开始执行中断隐指令;
中断屏蔽触发器——对于可屏蔽的中断源进行开、关中断操作,可视为各中断源的中断分开关;
采用程序中断技术时,指令系统中往往有相关指令支持。
常见的指令有:
开中断、关中断、中断返回等。
59.在中断系统中,INTR、INT、EINT这三个触发器各有何作用?
解:
INTR——中断请求触发器,用来登记中断源发出的随机性中断请求信号,以便为CPU查询中断及中断排队判优线路提供稳定的中断请求信号;
EINT——中断允许触发器,CPU中的中断总开关。
当EINT=1时,表示允许中断(开中断),当EINT=0时,表示禁止中断(关中断)。
其状态可由开、关中断等指令设置;
INT——中断标记触发器,控制器时序系统中周期状态分配电路的一部分,表示中断周期标记。
当INT=1时,进入中断周期,执行中断隐指令的操作。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 计算机 组成 原理 习题 答案 第二 版唐朔飞