数字逻辑电路分为两大类.docx
- 文档编号:5205639
- 上传时间:2022-12-13
- 格式:DOCX
- 页数:26
- 大小:106.23KB
数字逻辑电路分为两大类.docx
《数字逻辑电路分为两大类.docx》由会员分享,可在线阅读,更多相关《数字逻辑电路分为两大类.docx(26页珍藏版)》请在冰豆网上搜索。
数字逻辑电路分为两大类
数字系统的逻辑电路分为两大类,即组合逻辑电路和(
<答案>时序逻辑电路
填空题0.421
<答案>当前输入和当前状态
填空题0.421
组合电路中的险态是由于(
)引起的
<答案>门电路的延时
填空题0.421
组合电路中的险态是由于(
①门电路的逻辑关系
③电路干扰
<答案>2
选择题0.424
在数字逻辑电路中,高电平用“1”表示,低电平用“0”表示
<答案>F
判断题0.210功能相同的两个逻辑电路,若其中一个有险象,则另外一个也有险象
<答案>F
判断题0.210
并不是所有的竞争都会产生冒险
<答案>T
判断题0.210
设S为一位全加器的和,(S)d为S的对偶式,则有S=(S)d
<答案>T
判断题0.570
时序电路的结构特征是包含有存储元件。
(
<答案>T
判断题0.210
设B均为一位二进制数,则它的半加和S=AB+AB或A®B(
<答案>T
判断题0.210
功能相同的逻辑电路,若其中有一个有险象,则其它电路也有险象()
<答案>F
判断题0.710
从电路结构来看,组合逻辑电路具有哪两个特点?
<答案>1)电路由逻辑门组成,没有存储器件,无记忆功能;
2)输入信号是单向传输的,电路中不存在任何反馈回路。
问答题0.4100
判断函数F=(A+B~)(A+CJ组成的逻辑电路是否存在冒险,若存在则消除可能出现的冒险
<答案〉可以出现险态,当B=1,C=1时,F=AA,出现险态,通过增加冗余项来消除险态。
F=(A+E)(A+C(B+C
分析题0.6100
用基本公式和基本规则证明下列等式
A®B®C=A3BOC
<答案〉证明
原式左边=A®B®C=AB®C+AB®C=A(BC+BC)+A(BC+BC)
=ABC+ABC+ABC+ABC
原式右边=AOBOC=ABOC+A(BOC)=A(BC+BC)+A(BC+BC)
=ABC+ABC+ABC+ABC
原式左边=右边
证明题0.4100
用或非门实现函数
F(A,B,C,D)=nM(0,1,2,3,8,12)・口d(4,5)
<答案>M「I:
「(「U)A
设计题0.5100
用或非门实现函数
F(A,B,C,D)=ABD+AOACD+AD
<答案>卜m
设计题0.5100
设计一个代码转换电路,将一位8421BCD码转换成余3码。
要求:
1)建立真值表
2)写出函数的最小项表达式
3)化简函数表达式
4)将表达式表示成“与非”形式
(要求按设计步骤做,不要求画逻辑图)
<答案〉真值表
2)函数表达式
输入
输出
ABCD
WXYZ
0000
0011
0001
0100
0010
0101
0011
0110
0100
0111
0101
1000
0110
1001
0111
1010
1000
1011
1001
1100
1010
dddd
1011
dddd
1100
dddd
1101
dddd
1110
dddd
1111
dddd
W(A,B,C,D)=刀m(5,6,7,8,9)+
刀d(10,11,12,13,14,15)
X(A,B,C,D)=刀m(1,2,3,4,9)+
刀d(10,11,12,13,14,15)
Y(A,B,C,D)=刀m(0,3,4,7,8)+
刀d(10,11,12,13,14,15)
Z(A,B,C,D)=刀m(0,2,4,6,8)+
刀d(10,11,12,13,14,15)
3)化简函数表达式
W(A,B,C,D)=A+BC+BD
X(A,B,C,D)=B"C+B~D+BC~D—
Y(A,B,C,D)=CD+CD—
Z(A,B,C,D)=D"
3)将表达式表示成“与非”形式
W(A,B,C,D)=A+BC+BD=AB"C"b"d
X(A,B,C,D)=BC+BD+BCD=BCBDBCD
Y(A,B,C,D)=CD+CD=CD+CD
Z(A,B,C,D)=D_
设计题0.5140
用与非门设计一个组合电路,该电路输入为一位十进制821BCD码,但输入的数字为素数时,输出F为1,否则F为0。
要求:
1)
建立真值表
2)
写出输出函数的最小项表达式
3)
化简函数表达式
4)
将表达式表示成与非形式
(要求按设计步骤做,不要求画逻辑图)
<答案>
输入
输出
ABCD
F
0000
0
0001
0
0010
1
0011
1
0100
0
0101
1
0110
0
0111
1
1000
0
1001
0
1010
d
1011
d
1100
d
1101
d
1110
d
1111
d
设计题0.5170
设计一个代码转换电路,将一位十进制数的余三码转换成2421码。
要求:
a)建立真值表
b)写出函数的最小项表达式
c)化简函数表达式
d)将表达式表示成“与非”形式
(要求按设计步骤做,不要求画逻辑图)。
<答案>
输入
输出
ABCD
WXYZ
0011
0000
0100
0001
0101
0010
0110
0011
0111
0100
1000
1011
1001
1100
1010
1101
1011
1110
1100
1111
0000
d
0001
d
0010
d
1101
d
1110
d
1111
d
设计题0.6160
用与或非门设计一个BCD码变余3码的转换电路。
(要求按设计步骤做,最后得到与或非形式的表达式即可,不要求画逻辑图)。
<答案>
输入
输出
ABCD
WXYZ
0000
0011
0001
0100
0010
0101
0011
0110
0100
0111
0101
1000
0110
1001
0111
1010
1000
1011
1001
1100
1010
dddd
1011
dddd
1100
dddd
1101
dddd
1110
dddd
1111
dddd
设计题0.5140
用门电路设计一个比较两个两位二进制数A及B的电路,要求当A=B时,输出F=1。
<答案〉设A=x1x2B=y1y2
F=x1x2y1y2+x1x2y1y2+x1x2y1y2+x1x2y1y2
设计题0.5100
设计一个奇偶判别电路,其输入为一位十进制的BCD码。
当输入为偶数时,电路输出为0;
当输入为奇数时,电路输出为1,如图所示。
列出描述该电路的布尔函数真值表并得到最简代数式,并画出逻辑电路图。
输入
输出
ABCD
F
0000
0
0001
1
0010
0
0011
1
0100
0
0101
1
0110
0
0111
1
1000
0
1001
1
1010
d
1011
d
1100
d
1101
d
1110
d
1111
d
设计题0.4100
XWY的逻辑电
已知X=XiX2,Y=yiy2,其中x,X2,屮,屮&{0,1},试用与非门设计一个判路。
要求:
①列出真值表
2写出XWY的表达式
3
<答案>
卡诺图化简
输入
输出
x1x2y1y2
F
0000
1
0001
1
0010
1
0011
1
0100
0
0101
1
0110
1
0111
1
1000
0
1001
0
1010
1
1011
1
1100
0
1101
0
1110
0
1111
1
4用与非门表示化简后的函数表达式
设计题0.5120
某执行机构只有在接收到三路信息完全相同时才能正常工作,否则就会产生告警。
(假设工
作信息用“1”表示,告警信息用“0”表示)试用四选一多路选择器,设计一个满足上述要
求的逻辑电路。
<答案>工作信息F1=ABC+ABC=刀m(0,7)
报警信息F2=ABC+A~B"C=刀m(1,2,3,4,5,6)
四路选择器的输出W=AA0Db+aIAoD+AlATd2+AlAD3
欲使W=F1则应有四路选择器的第一组Do=CD1=0D2=0D3=C
F2(A,B,C)=ABC+A"BC匚ABC+ABC+ABC匚ABC—
=ABC+AB(C+C)+AB(C+C)+ABC
欲使W=F2,则应有四路选择器的第二组D0=CD仁1D2=1D3=C
设计题0.7100
判断函数F(A,B,C)=AB+AC是否发生竞争?
竞争结果是否会产生险象?
若可能产生险
象,试用增加冗余项的办法消除
<答案〉会发生竞争,并导致险象,若增加一项BC可以消除险态
即F(A,B,C)=AB+AC+BC
分析题0.440
判断逻辑函数F=AC+ACD+BCD实现的逻辑电路是否存在冒险,若有,如何消除。
<答案〉存在冒险当A=B=D=1和A=1B=0D=1时F=C+C
消除的办法是增加冗余项
F=AC+ACD+BCD+AD
分析题0.540
设计一个逻辑电路,其输入为四位二进制数,当输入二进制数能被4或5整除时,电路给出指
示,要求用“与非”门设计。
<答案>
输入
输出
ABCD
F
0000
0
0001
0
0010
0
0011
0
0100
1
0101
1
0110
0
0111
0
1000
1
1001
0
1010
1
1011
0
1100
1
1101
0
1110
0
1111
1
设计题0.5120
判断逻辑函数F=(A+B)(B+C)(A+C)实现的逻辑电路是否存在冒险,若有,如
何消除
<答案〉存在冒险
(A+C)C
分析题0.650
判断逻辑函数F(A,B,C,D)=AD+BD实现的逻辑电路是否存在冒险,若有,如何消除。
<答案〉存在冒险当A=B=1时,F=D+D
消除F(A,B,C,D)=AD+BD+AB分析题0.430
判断逻辑函数F=A「C+ACD+BCD实现的逻辑电路是否存在冒险,若有,如何消除。
<答案>
CDAB00、011110
C
二1
存在冒险
消除F=AC+ACD+BCD+ABD
分析题0.550
组合逻辑电路的特点是()
<答案〉无记忆功能,无反馈回路
填空题0.421
所谓组合电路的险象是()
<答案〉由于门电路的延时,当输入变化时,产生竞争,有的竞争导致电路产生错误输出
填空题0.421
在数字电路中高电平用“1”表示,低电平用“0”表示。
,,,,,()
<答案>F
判断题0.210
用与非门设计一个无冒险的组合逻辑电路。
该电路的输入为一位十进制数的余3码,当输入
的数值能被3整除时,输出F为1,否则F为0。
要求:
1、作出该电路的真值表;
2、用卡诺图法化简逻辑函数;
3、所设计的电路没有险象。
<答案>
输入
输出
ABCD
F
0011
0
0100
0
0101
0
0110
1
0111
0
1000
0
1001
1
1010
0
1011
0
1100
1
0000
d
0001
d
0010
d
1101
d
1110
d
1111
d
8421码,当输
<答案>
设计题0.6100
输入
输出
ABCD
F
0000
0
0001
0
0010
0
0011
1
用与非门设计一个无冒险的组合逻辑电路。
该电路的输入为一位十进制数的入的数值不为0且能被3整除时,输出F为1,否则F为0。
要求:
1、作出该电路的真值表;(8分)
2、用卡诺图法化简逻辑函数;(6分)
3、所设计的电路没有险象。
(6分)
0100
0
0101
0
0110
1
0111
0
1000
0
1001
1
1010
d
1011
d
1100
d
1101
d
1110
d
1111
d
设计题0.6130
设计一个检测器的组合电路,检测四位二进制码中1的个数是否为偶数,若为偶数个1,则
输出F为1,否则F为0。
<答案>
输入
输出
ABCD
F
0000
1
0001
0
0010
0
0011
0
0100
0
0101
1
0110
1
0111
0
1000
0
1001
1
1010
1
1011
0
1100
1
1101
0
1110
0
1111
1
设计题0.5120
已知描述某组合逻辑电路的函数表达式为F=ABC+AC+AD,用增加冗余项的办法
消除该电路中可能产生的险象(10分)
<答案>
CDAB00011110
厂
J
丿
f]
1
——
存在冒险
消除F=ABC+AC+AD+ABD
分析题0.440
试设计一个8421BCD码的检码电路,要求当输入量ABCD<=2或>=7时,电路输出F为高电平,
否则为低电平。
试设计该电路,并用与非门实现之。
要求:
1建立真值表
2写出函数的最小项表达式
3化简函数表达式
(要求按设计步骤做,不要求画逻辑图)。
<答案>
输入
输出
ABCD
F
0000
1
0001
1
0010
1
0011
0
0100
0
0101
0
0110
0
0111
1
1000
1
1001
1
1010
d
1011
d
1100
d
1101
d
1110
d
1111
d
设计题0.5100
组合逻辑电路的定义是什么?
而与过去的输入
F为1,否则F为
<答案〉指电路任何时刻产生的稳定输出仅仅取决于该时刻各输入值的组合
值无关
问答题0.430
用与非门设计一个三变量的奇数电路。
当输入的变量有奇数个1时,输出
0.
要求:
1作出该电路的真值表;②用卡诺图法化简逻辑函数;
③所设计的电路没有险象。
若有,如何消除,若无,为什么?
(要求按设计步骤做,不要求画逻辑图)。
<答案>
输入输出
ABC
000
0
001
1
010
1
011
0
100
1
101
0
110
0
111
1
设计题0.4100
组合逻辑电路中,可以通过增加冗余项的方法来消除险象()
<答案>T
判断题0.210
每一个卡诺圈中所包含的最小项的个数为()
<答案>2n
填空题0.421
组合电路设计的第--步是()
<答案〉根据给定的逻辑要求缉拿里真值表
填空题0.421
功能相同的两个逻辑电路,若其中一个有险象,则另外一个也有险象()
<答案>F
判断题0.210
什么是正逻辑?
<答案〉正逻辑一一高电平用“1”表示,低电平用“0”表示的逻辑体制。
问答题0.530
何谓组合逻辑电路?
简述它的设计步骤。
<答案〉答:
输出只与当时的输入有关,而与以前的输入无关的逻辑电路称为组合逻辑电路。
它的设计步骤一般可以分为以下几步:
1根据设计的逻辑要求列出真值表;
2根据真值表写出逻辑函数表达式;
3化简逻辑函数;
4根据给定的逻辑门画出逻辑图。
问答题0.470
分析下图所示逻辑电路的逻辑功能。
(10分)
<答案>f=Ab+Bc+ca,三变量非一致电路
分析题0.6100
代数式,并画出逻辑电路图。
奇偶判别电路
<答案>F=(A,B,C,D)=EM(1,3,5,7,9)+刀d(10,11,12,13,14,15)化简,
F=D
设计题0.6100
分析下图所示逻辑电路的逻辑功能。
<答案>F=AB+BCD当AB为0时,或B=1C=1D=0则F=1
分析题0.6100
用门电路设计一个比较两个三位二进制数A及B的电路,要求当A=B时,输出F=1
<答案>
电路的逻辑表达式为F=A®B1+A2®B2+A3®B3
设计题0.4100
同步时序电路设计的第--步是()
<答案〉作出原始状态图
填空题0.421
解释数字电路中关于电平的概念?
<答案〉在数字逻辑电路中,标准高电平VSh=2.4V,标准低电平Vsl=0.4V;电平高于VSh的用符
号H表示,电平低于VSl的用符号L表示。
如令H=1L=0则称为正逻辑体制。
问答题0.540
已知函数F(A,B,C,D)=nM(2,7,9,10,11,12,14,15)试用与非门实现此函数
(要求消除险态,写出与非一与非表达式,不必画逻辑图)。
<答案〉解:
①画卡诺图化简函数成最简与或式
F=ABD+A~BD+BCBCD—___
2为消除险态,增加质蕴涵AC
F=ABD+ABD+BCD+BCD+AC
3用与非门实现
FBD•AB厂BCD-BCD^AC
设计题05100
从组合电路的角度,ROM可看成是由()构成。
1与门电路和或门电路②与门电路
③或门电路④异或门电路
<答案>1
选择题0.424
并不是所有的竞争都会产生冒险
<答案>T
判断题0.210
消除组合逻辑电路的险态常用方法是那种?
<答案〉答:
在组合电路的函数简化式中,适当增加质蕴涵项(冗余项),以消除险态
问答题0.320
<答案〉用与非门设计一个三变量“多数表决电路”。
要求:
1
②写出函数的最小项表达式
④将表达式表示成“与非”形式
建立真值表;
③化简函数表达式
<答案>
1真值表
ABC
F
000
0
001
0
010
0
011
1
100
0
101
1
110
1
111
1
2写出函数的最小项表达式
F(A,B,C)*m(3,5,6,7)
3化简函数表达式
F(A,B,C,)=AB+AC+BC
④将表达式表示成“与非”形式=
F(A,B,C)=ABACBC
设计题0.5100
逻辑代数中常量1大于常量0()
<答案>F
判断题0.210
什么是组合险态?
当某一输入发生变化时在电路的输出
<答案〉组合险态一由于组合电路中存在门电路的延时,端可能出现瞬时的错误现象。
问答题0.430
由与非门构成的某表决电路如图例1所示,其中A、B、C、D表示四个人,Z为1时表示议案
通过,
(1)试分析电路,说明议案通过情况共有几种;
(2)分析如果议案要通过,谁的表决意见最重要。
<答案〉解:
(1)由组合电路分析步骤
(a)首先逐级写出电路的输出表达式
Z=AD•AC-BCD
(b)画出函数的卡诺图
由函数的卡诺图可看出函数式已是最简;
(c)列真值表
ABCDZ
0
0
0
0
0
0
0
0
1
0
0
0
1
0
0
0
0
1
1
0
0
1
0
0
0
0
1
0
1
0
0
1
1
0
0
0
1
1
1
1
1
0
0
0
0
1
0
0
1
1
1
0
1
0
1
1
0
1
1
1
1
1
0
0
0
1
1
0
1
1
1
1
1
0
1
1
1
1
1
1
从上述分析可看出议案通过情况共有7种0111,1001,1010,1011,1101,1110,1111;
(2)由上面分析可看出只要A=1时议案通过的可能性最大,因而A的表决意见最
重要。
分析题0.6100
已知X=X1X2,丫=屮丫2,其中X1,X2,y1,y2€{0,1},试用与非门设计一个判XvY的逻辑电路。
要求:
①列出真值表
2写出XvY的表达式
3卡诺图化简
4用与非门表示化简后的函数表达式
<答案〉解:
①列出真值表
X1,
y1,
X2,
y2
F
0
0
0
0
0
0
0
0
1
1
0
0
1
0
0
0
0
1
1
0
0
1
0
0
1
0
1
0
1
1
0
1
1
0
1
0
1
1
1
1
1
0
0
0
0
1
0
0
1
0
1
0
1
0
0
1
0
1
1
0
1
1
0
0
0
1
1
0
1
1
1
1
1
0
0
1
1
1
1
0
2写出XvY的表达式
F=Em(1,4,5,6,7,13)
3卡诺图化简
F=x1X2+x1X2y2+y1X2y2
④F=x1X2.xVx2y27yTx2y2—(1分)
1y1
00
X2y2
1
1
1
1
1
1
00
01
11
10
01
11
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 数字 逻辑电路 分为 大类