计算机组成原理课程设计乘除法运算.docx
- 文档编号:5080846
- 上传时间:2022-12-13
- 格式:DOCX
- 页数:54
- 大小:154.76KB
计算机组成原理课程设计乘除法运算.docx
《计算机组成原理课程设计乘除法运算.docx》由会员分享,可在线阅读,更多相关《计算机组成原理课程设计乘除法运算.docx(54页珍藏版)》请在冰豆网上搜索。
计算机组成原理课程设计乘除法运算
计算机组成原理课程设计报告
班级:
班姓名:
学号:
完成时间:
2016.1.9
一、课程设计目的1.在实验机上设计实现机器指令及对应的微指令(微程序)并验证,从而进一步掌握微程序设计控制器的基本方法并了解指令系统与硬件结构的对应关系;2.通过控制器的微程序设计,综合理解计算机组成原理课程的核心知识并进一步建立整机系统的概念;
3.培养综合实践及独立分析、解决问题的能力。
二、课程设计的任务
针对COP2000实验仪,从详细了解该模型机的指令/微指令系统入手,以实现乘法和除法运算功能为应用目标,在COP2000的集成开发环境下,设计全新的指令系统并编写对应的微程序;之后编写实现乘法和除法的程序进行设计的验证。
三、课程设计使用的设备(环境)
1.硬件
COP2000实验仪
PC机
2.软件
COP2000仿真软件
四、课程设计的具体内容(步骤)
1.详细了解并掌握COP2000模型机的微程序控制器原理,通过综合实验来实现该模型机指令系统的特点:
①总体概述
COP2000模型机包括了一个标准CPU所具备所有部件,这些部件包括:
运算器ALU、累
加器A、工作寄存器W、左移门L、直通门D、右移门R、寄存器组R0-R3、程序计数器PC、地址寄存器MAR、堆栈寄存器ST、中断向量寄存器IA、输入端口IN、输出端口寄存器OUT、程序存储器EM、指令寄存器IR、微程序计数器uPC、微程序存储器uM,以及中断控制电路、跳转控制电路。
其中运算器和中断控制电路以及跳转控制电路用CPLD来实现,其它电路都
是用离散的数字电路组成。
微程序控制部分也可以用组合逻辑控制来代替。
模型机为8位机,数据总线、地址总线都为8位,但其工作原理与16位机相同。
相比
而言8位机实验减少了烦琐的连线,但其原理却更容易被学生理解、吸收。
模型机的指令码为8位,根据指令类型的不同,可以有0到2个操作数。
指令码的最低两位用来选择R0-R3寄存器,在微程序控制方式中,用指令码做为微地址来寻址微程序存储器,找到执行该指令的微程序。
而在组合逻辑控制方式中,按时序用指令码产生相应的控制位。
在本模型机中,一条指令最多分四个状态周期,一个状态周期为一个时钟脉冲,每个状态周期产生不同的控制逻辑,实现模型机的各种功能。
模型机有24位控制位以控制寄存器的输入、输出,选择运算器的运算功能,存储器的读写。
模型机的缺省的指令集分几大类:
算术运算指令、逻辑运算指令、移位指令、数据传输指令、跳转指令、中断返回指令、输入/输出指令。
②模型机的寻址方式
表1模型机的寻址方式
该模型机微指令系统的特点(包括其微指令格式的说明等):
该模型机的微命令是以直接表示法进行编码的,其特点是操作控制字段中的每一位代表一个微命令。
这种方法的优点是简单直观,其输出直接用于控制。
缺点是微指令字较长,因而使控制存储器容量较大。
②微指令格式的说明
模型机有24位控制位以控制寄存器的输入、输出,选择运算器的运算功能,存储器的读写。
微程序控制器由微程序给出24位控制信号,而微程序的地址又是由指令码提供的,也就是说24位控制信号是由指令码确定的。
该模型机的微指令的长度为24位,其中微指令中只含有微命令字段,没有微地址字段。
其中微命令字段采用直接按位的表示法,哪位为0,表示选中该微操作,而微程序的地址则由指令码指定。
这24位操作控制信号的功能
如表2所示:
(按控制信号从左到右的顺序依次说明)
表2微指令控制信号的功能
操作控制信号
控制信号的说明
XRD
外部设备读信号,当给出了外设的地址后,输出此信号,从指定外设读数据。
EMWR
程序存储器EM写信号。
EMRD
程序存储器EM读信号。
PCOE
将程序计数器PC的值送到地址总线ABUS上。
EMEN
将程序存储器EM与数据总线DBUS接通,由EMWR和EMRD决定是将DBUS数据写到EM中,还是从EM读出数据送到DBUS。
IREN
将程序存储器EM读出的数据打入指令寄存器IR和微指令计数器μPC。
EINT
中断返回时清除中断响应和中断请求标志,便于下次中断。
ELP
PC打入允许,与指令寄存器的IR3、IR2位结合,控制程序跳转。
MAREN
将数据总线DBUS上数据打入地址寄存器MAR。
MAROE
将地址寄存器MAR的值送到地址总线ABUS上。
OUTEN
将数据总线DBUS上数据送到输出端口寄存器OUT里。
STEN
将数据总线DBUS上数据存入堆栈寄存器ST中。
RRD
读寄存器组R0~R3,寄存器R?
的选择由指令的最低两位决定。
RWR
写寄存器组R0~R3,寄存器R?
的选择由指令的最低两位决定。
CN
决定运算器是否带进位移位,CN=1带进位,CN=0不带进位。
FEN
将标志位存入ALU内部的标志寄存器。
X2
X2、X1、X0三位组合来译码选择将数据送到DBUS上的寄存器。
X1
X0
WEN
将数据总线DBUS的值打入工作寄存器W中。
AEN
将数据总线DBUS的值打入累加器A中。
S2
S2、S1、S0三位组合决定ALU做何种运算。
S1
S0
COP2000中有7个寄存器可以向数据总线输出数据,但在某一特定时刻只能有一个寄存
器输出数据.由X2,X1,X0决定那一个寄存器输出数据。
X2X1X0
输出寄存器
000
INOE外部输入门
001
IAOE中断向量
010
STOE堆栈寄存器
011
PCOEPC寄存器
100
DOE直通门
101
ROE右移门
110
LOE左移门
111
没有输出
COP2000中的运算器由一片EPLD实现.有8种运算,通过S2,S1,S0来选择。
运算数据由寄存器A及寄存器W给出,运算结果输出到直通门D。
S2S1S0
功能
000
A+W加
001
A-W减
010
A|W或
011
A&W与
100
A+W+C带进位加
101
A-W-C带进位减
110
~AA取反
111
A输出A
2.计算机中实现乘法和除法的原理
(1)无符号乘法
①算法流程图:
被乘数左移一位
乘数右移一位
R0
中
间
积
乘数右移
被乘数左移
2)无符号除法
①算法流程图:
左移、右移
过程
除数
被除数
商
存除数
3.对应于以上算法如何分配使用COP2000实验仪中的硬件
(初步分配,设计完成后再将准确的使用情况填写在此处)
(1)无符号乘法的硬件分配情况
硬件名称
实现算法功能描述
寄存器R0
计算时用来存放过程积和结果积
寄存器R1
①初始化时,用来存放被乘数;
②在程序执行的过程中,用来存放向左移位后的被乘数。
寄存器R2
①初始化时,用来存放乘数;
②在程序执行的过程中,用来存放向右移位后的乘数。
累加器A
执行ADDA,R?
(加法)、SHLR?
(左移一位)、SHRR?
(右移一位)等命令时所必须使用的寄存器。
寄存器W
执行ADDA,R?
(加法)、CHECKR?
#II(检测乘数最后一位是否为1)等双操作数命令时所必须使用的寄存器。
左移门L
用来实现相应数据左移一位的运算,并能够控制该运算后的结果是否输出到数据总线。
直通门D
用来控制ALU的执行结果是否输出到数据总线。
右移门R
用来实现相应数据右移一位的运算,并能够控制该运算后的结果是否输出到数据总线。
程序计数器PC
①控制程序按顺序正常执行;
②当执行转移指令时,从数据线接收要跳转的地址,使程序能够按需要自动执行。
③当要从EM中读取数据时,由PC提供地址。
存储器EM
存储指令和数据。
微程序计数器
μPC
向微程序存储器μM提供相应微指令的地址。
微程序存储器μM
存储相应指令的微指令。
输出寄存器OUT
将运算结果(R0)输出到输出寄存器OUT。
堆栈ST
当存储于累加器A的值将要受到破坏时,将其数据保存在堆栈ST中,使程序能够正常地执行。
(2)无符号除法
无符号除法对应于COP2000实验仪的硬件具体分配使用情况如下表所示:
表4无符号除法的硬件分配情况
硬件名称
实现算法功能描述
寄存器R0
①初始化时,用来存放除数
②在程序执行过程中,用来存放向右移位后的过程除数
寄存器R1
初始化时,用来存放被除数;
寄存器R2
在程序执行过程中,用来保存当前算得的商。
寄存器R3
初始化时,用来保存除数,运算过程中其值也不改变。
累加器A
①计算时用来存放中间结果;
②执行CMPR?
A(比较)SUBA,R?
(减法)等命令时所必须使用的寄存器。
寄存器W
执行SUBA,R?
(减法)等双操作数命令时所必须使用的寄存器。
左移门L
用来实现相应数据左移一位的运算,并能够控制该运算后的结果是否输出到数据总线。
直通门D
用来控制ALU的执行结果是否输出到数据总线。
右移门R
用来实现相应数据右移一位的运算,并能够控制该运算后
的结果是否输出到数据总线。
程序计数器PC
①控制程序按顺序正常执行;
②当执行转移指令时,从数据线接收要跳转的地址,使程序能够按需要自动执行。
③当要从EM中读取数据时,由PC提供地址。
存储器EM
存储指令和数据。
微程序计数器μPC
向微程序存储器μM提供相应微指令的地址。
微程序存储器μM
存储相应指令的微指令。
输出寄存器OUT
将运算结果输出到输出寄存器OUT(R2:
商,R1:
余数)。
堆栈ST
当存储于累加器A的值将要受到破坏时,将其数据保存在堆栈ST中,使程序能够正常地执行。
4.在COP2000集成开发环境下设计全新的指令/微指令系统设计结果如表所示(可按需要增删表项)
(1)新的指令集
(如果针对乘除法设计了两个不同指令集要分别列表)
助记符
机器码1
机器码2
指令说明
_FATCH_
000000XX00-03
实验机占用,不可修改。
复位后,所有寄存器清0,
首先执行FATCH指令取指
M0VR?
#II
000001XX04-07
II
将立即数II送到寄存器R?
中
MOVA,,R?
000010XX08-0B
将寄存器R?
的值送到累加器A中
ADDR?
A
000011XX0C-0F
将寄存器R?
的值加入累加器A中
ADDR?
#II
000100XX10-13
II
将立即数II加入寄存器R?
中
SUBR?
A
000101XX14-17
从累加器A中减去寄存器R?
的值
CHECKR?
#II
000110XX18-1B
II
JMPMM
000111XX1C-1F
MM
ZF=1,跳转
JCMM
001000XX20-23
MM
CF=1,跳转
JZMM
001001XX24-27
MM
无条件跳转
未使用
001010XX28-2B
SHLR?
001011XX2C-2F
左移
SHRR?
001100XX30-33
右移
CMPR?
A
001101XX34-37
比较
OUTR?
001110XX38-3B
输出
2)新的微指令集
助记符
状态
微地址
微程序
数据输出
数据打入
地址输出
运算器
移位
控制
PC
PC
FATCH
T0
00
CBFFFF
浮空
指令寄存器
IR
PC输出
A输出
写入
+1
01
FFFFFF
浮空
浮空
A输出
+1
02
FFFFFF
浮空
浮空
A输出
+1
03
FFFFFF
浮空
浮空
A输出
+1
MOVR?
#II
T1
04
C7FBFF
存储器值
EM
寄存器R?
PC输出
A输出
+1
T0
05
CBFFFF
浮空
指令寄存器
IR
PC输出
A输出
写入
+1
06
FFFFFF
浮空
浮空
A输出
+1
07
FFFFFF
浮空
浮空
A输出
+1
MOVA,R?
T1
08
FFF7F7
寄存器值R?
寄存器W
浮空
A输出
+1
T0
09
CBFFFF
浮空
指令寄存器
IR
PC输出
A输出
+1
0A
FFFFFF
浮空
浮空
A输出
+1
0B
FFFFFF
浮空
浮空
A输出
+1
ADDR?
A
T2
0C
FFF7EF
寄存器R?
寄存器W
浮空
A输出
+1
T1
0D
FFFA98
ALU直通
寄存器R?
标志位C,Z
浮空
加运算
+1
T0
0E
CBFFFF
浮空
指令寄存器
IR
PC输出
A输出
写入
+1
0F
FFFFFF
浮空
浮空
A输出
+1
ADDR?
#II
T3
10
FFF7F7
寄存器值R?
寄存器A
浮空
A输出
+1
T2
11
C7FFEF
存储器值
EM
寄存器W
PC输出
A输出
写入
+1
T1
12
FFFA98
ALU直通
寄存器R?
标志位C,Z
浮空
加运算
+1
T0
13
CBFFFF
浮空
指令寄存器
IR
PC输出
A输出
写入
+1
SUBR?
A
T3
14
FFFF8F
ALU直通
寄存器W
浮空
A输出
+1
T2
15
FFF7F7
寄存器R?
寄存器A
浮空
A输出
+1
T1
16
FFFA99
ALU直通
寄存器R?
标志位C,Z
浮空
减运算
+1
T0
17
CBFFFF
浮空
指令寄存器
IR
PC输出
A输出
写入
+1
CHECK
R?
#II
T3
18
C7FFEF
存储器值
EM
寄存器W
PC输出
A输出
+1
+1
T2
19
FFF7F7
寄存器值R?
寄存器A
浮空
A输出
+1
T1
1A
FFFE93
ALU直通
寄存器A标志位C,Z
浮空
与运算
+1
T0
1B
CBFFFF
浮空
指令寄存器
IR
PC输出
A输出
写入
+1
JMPMM
T1
1C
C6FFFF
存储器EM
寄存器PC
PC输出
A输出
+1
写入
T0
1D
CBFFFF
浮空
指令寄存器
IR
PC输出
A输出
写入
+1
1E
FFFFFF
浮空
浮空
A输出
+1
1F
FFFFFF
浮空
浮空
A输出
+1
JCMM
T1
20
C6FFFF
存储器值
EM
寄存器PC
PC输出
A输出
+1
写入
T0
21
CBFFFF
浮空
指令寄存器
IR
PC输出
A输出
写入
+1
22
FFFFFF
浮空
浮空
A输出
+1
23
FFFFFF
浮空
浮空
A输出
+1
JZMM
T1
24
C6FFFF
存储器值
EM
寄存器PC
PC输出
A输出
+1
写入
T0
25
CBFFFF
浮空
指令寄存器
IR
PC输出
A输出
写入
+1
未使用
26
FFFFFF
浮空
浮空
A输出
+1
07
FFFFFF
浮空
浮空
A输出
+1
28
FFFFFF
浮空
浮空
A输出
+1
29
FFFFFF
浮空
浮空
A输出
+1
2A
FFFFFF
浮空
浮空
A输出
+1
2B
FFFFFF
浮空
浮空
A输出
+1
SHLR?
T2
2C
FFF7F7
寄存器值R?
寄存器A
浮空
A输出
+1
T1
2D
FFF9DF
ALU左移
寄存器R?
浮空
A输出
左移
+1
T0
2E
CBFFFF
浮空
指令寄存器
IR
PC输出
A输出
写入
+1
2F
FFFFFF
浮空
浮空
A输出
+1
SHRR?
T2
30
FFF7F7
寄存器值R?
寄存器A
浮空
A输出
+1
T1
31
FFF9BF
ALU右移
寄存器R?
浮空
A输出
右移
+1
T0
32
CBFFFF
浮空
指令寄存器
IR
PC输出
A输出
写入
+1
CMPR?
A
T3
34
FFFF8F
ALU直通
寄存器W
浮空
A输出
+1
T2
35
FFF7F7
寄存器值R?
寄存器A
浮空
A输出
+1
T1
36
FFFE99
ALU直通
标志位C,Z
浮空
减运算
+1
T0
37
CBFFFF
浮空
指令寄存器
IR
PC输出
A输出
写入
+1
OUTR?
T2
38
FFD7FF
寄存器值R?
用户OUT
浮空
A输出
+1
T1
39
FFD7F7
寄存器值R?
寄存器A用户OUT
浮空
A输出
+1
T0
3A
CBFFFF
浮空
指令寄存器
IR
PC输出
A输出
写入
+1
3B
FFFFFF
浮空
浮空
A输出
+1
5.设计完成的新指令集编写实现无符号二进制乘法、除法功能的汇编语言程序
(1)乘法4位乘法的算法流程图与汇编语言程序清单:
①乘法算法流程图
②汇编语言程序
MOVR0,#00H;中间积
MOVR1,#9;被乘数
MOVR2,#6;乘数
LAB:
CHECKR2,#0FHJZLAST
CHECKR2,#01HJZNEXT
MOVA,R1
ADDR0,A
NEXT:
SHLR1
SHRR2
JMPLAB
LAST:
OUTR0
LAST1:
JMPLAST1
(2)除法
4位除法的算法流程图与汇编语言程序清单:
①除法算法流程图:
②汇编语言程序
MOVR0,#8;过程除数
MOVR1,#33;初始化被除数
MOVR2,#0;初始化商
MOVR3,#8;R3用于保存除数,值不改变
CHECKR0,#0FH
JZLAST
LOOP:
CHECKR0,#80H
JZLOOP1
JMPBEGIN
LOOP1:
SHLR0
JMPLOOP
BEGIN:
MOVA,R3
CMPR0,A
JCLAST
MOVA,R0
CMPR1,A
JCONE
MOVA,R0
SUBR1,A
SHLR2
ADDR2,#1
SHRR0
JMPBEGIN
ONE:
SHLR2
SHRR0
JMPBEGIN
LAST:
OUTR2
LAST1:
JMPLAST1
6.上述程序的运行情况(跟踪结果)按下表填写描述以上各程序运行情况的内容。
按每个程序一张表进行。
程序运行的过程
①无符号乘法
汇编指令
程序地址
机器
码
指令说明
微程序
PC
PC
运行时寄存器或存
储器的值
MOVR0,
#0
00
0400
初始化过程积
C7FBFF
01
04
R0=00H
01
CBFFFF
02
05
MOVR1,
#9
02
0509
初始化被乘数
C7FBFF
03
04
R1=09H
03
CBFFFF
04
05
MOVR2,#6
04
0606
初始化乘数
C7FBFF
05
04
R2=06H
05
CBFFFF
06
05
LAB:
06
1A0F
检测乘数是否为0(将0FH
C7FFEF
07
18
W=0FH
CHECKR2,#0FH
07
送至寄存器W,将R2送至寄
FFF7F7
08
19
A=06H
存器A中,进行与运算,结
FFFE93
08
1A
果由D送至A中。
)
CBFFFF
08
1B
JZLAST
08
2414
乘数为0(ZF=1),则跳转到
C6FFFF
09
24
09
LAST
CBFFFF
0A
25
CHECKR2,#01H
0A
1A01
检测乘数最后一位是否为1
C7FFEF
0B
18
W=01H
0B
(将01H送至寄存器W,将
FFF7F7
0C
19
A=06H
R2送至寄存器A中,进行与
FFFE93
0C
1A
运算,结果由D送至A中。
)
CBFFFF
0C
1B
JZNEXT
0C
2410
乘数最后一位为0(ZF=1),
C6FFFF
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 计算机 组成 原理 课程设计 除法 运算
![提示](https://static.bdocx.com/images/bang_tan.gif)