FPGA配置方式.docx
- 文档编号:4865678
- 上传时间:2022-12-11
- 格式:DOCX
- 页数:12
- 大小:353.10KB
FPGA配置方式.docx
《FPGA配置方式.docx》由会员分享,可在线阅读,更多相关《FPGA配置方式.docx(12页珍藏版)》请在冰豆网上搜索。
FPGA配置方式
配置电路
FPGA配置方式灵活多样,根据芯片是否能够自己主动加载配置数据分为主模式、从模式以及JTAG模式。
典型的主模式都是加载片外非易失(断电不丢数据)性存储器中的配置比特流,配置所需的时钟信号(称为CCLK)由FPGA内部产生,且FPGA控制整个配置过程。
从模式需要外部的主智能终端(如处理器、微控制器或者DSP等)将数据下载到FPGA中,其最大的优点就是FPGA的配置数据可以放在系统的任何存储部位,包括:
FLASH、硬盘、网络,甚至在其余处理器的运行代码中。
JTAG模式为调试模式,可将PC中的比特文件流下载到FPGA中,断电即丢失。
此外,目前赛灵思还有基于Internet的、成熟的可重构逻辑技术SystemACE解决方案。
(1)主模式
在主模式下,FPGA上电后,自动将配置数据从相应的外存储器读入到SRAM中,实现内部结构映射;主模式根据比特流的位宽又可以分为:
串行模式(单比特流)和并行模式(字节宽度比特流)两大类。
如:
主串行模式、主SPIFLASH串行模式、内部主SPIFLASH串行模式、主BPI并行模式以及主并行模式,如图5-19所示。
(2)从模式
在从模式下,FPGA作为从属器件,由相应的控制电路或微处理器提供配置所需的时序,实现配置数据的下载。
从模式也根据比特流的位宽不同分为串、并模式两类,具体包括:
从串行模式、JTAG模式和从并行模式三大类,其概要说明如图5-20所示。
(3)JTAG模式
在JTAG模式中,PC和FPGA通信的时钟为JTAG接口的TCLK,数据直接从TDI进入FPGA,完成相应功能的配置。
图5-19常用主模式下载方式示意图
图5-20常用的从模式下载方式示意图
目前,主流的FPGA芯片都支持各类常用的主、从配置模式以及JTAG,以减少配置电路失配性对整体系统的影响。
在主配置模式中,FPGA自己产生时钟,并从外部存储器中加载配置数据,其位宽可以为单比特或者字节;在从模式中,外部的处理器通过同步串行接口,按照比特或字节宽度将配置数据送入FPGA芯片。
此外,多片FPGA可以通过JTAG菊花链的形式共享同一块外部存储器,同样一片/多片FPGA也可以从多片外部存储器中读取配置数据以及用户自定义数据。
XilinxFPGA的常用配置模式有5类:
主串模式、从串模式、SelectMAP模式、Desktop配置和直接SPI配置。
在从串配置中,FPGA接收来自于外部PROM或其它器件的配置比特数据,在FPGA产生的时钟CCLK的作用下完成配置,多个FPGA可以形成菊花链,从同一配置源中获取数据。
SelectMAP模式中配置数据是并行的,是速度最快的配置模式。
SPI配置主要在具有SPI接口的FLASH电路中使用。
下面以Spartan-3E系列芯片为例,给出各种模式的配置电路。
5.5.2主串模式——最常用的FPGA配置模式
1.配置单片FPGA
在主串模式下,由FPGA的CCLK管脚给PROM提供工作时钟,相应的PROM在CCLK的上升沿将数据从D0管脚送到FPGA的DIN管脚。
无论PROM芯片类型(即使其支持并行配置),都只利用其串行配置功能。
Spartan3E系列FPGA的单片主串配置电路如图5-21所示。
主串模式是赛灵思公司各种配置方式中最简单,也最常用的方式,基本所有的可编程芯片都支持主串模式。
图5-21Spartan-3E主串模式配置电路
2.配置电路的关键点
主串配置电路最关键的3点就是JTAG链的完整性、电源电压的设置以及CCLK信号的考虑。
只要这3步任何一个环节出现问题,都不能正确配置PROM芯片。
(1)JTAG链的完整性
FPGA和PROM芯片都有自身的JTAG接口电路,所谓的JTAG链完整性指的是将JTAG连接器、FPGA、PROM的TMS、TCK连在一起,保证从JTAG连接器TDI到其TDO之间,形成JTAG连接器的“TDI→(TDI~TDO)→(TDI~TDO)→JTAG连接器TDO”的闭合回路,其中(TDI~TDO)为FPGA或者PROM芯片自身的一对输入、输出管脚。
图5-12中配置电路的JTAG链从连接器的TDI到FPGA的TDI,再从FPGA的TDO到PROM的TDI,最后从PROM的TDO到连接器的TDO,形成了完整的JTAG链,FPGA芯片被称为链首芯片。
也可以根据需要调换FPGA和PROM的位置,使PROM成为链首芯片。
(2)电源适配性
如图5-22所示,由于FPGA和PROM要完成数据通信,二者的接口电平必须一致,即FPGA相应分组的管脚电压Vcco_2必须和PROMVcco的输入电压大小一致,且理想值为2.5V,这是由于FPGA的PROG_B和DONE管脚由2.5V的Vccaux供电。
此外,由于JTAG连接器的电压也由2.5V的Vccaux提供,因此PROM的VCCJ也必须为2.5V。
因此,如果接口电压和参考电压不同,在配置阶段需要将相应分组的管脚电压和参考电压设置为一致;在配置完成后,再将其切换到用户所需的工作电压。
当然,FPGA和PROM也可以自适应3.3V的I/O电平以及JTAG电平,但需要进行一定的改动,即添加几个外部限流电阻,如图5-22所示。
在主串模式下,XCFxxS系列PROM的核电压必须为3.3V,XCFxxP系列PROM的核电压必须为1.8V。
图5-223.3V的JTAG配置电路示意图
图5-22中的RSER、RPAR这两个电阻要特别注意。
首先,RSER=68Ω将流入每个输入的电流限制到9.5mA;其次,N=3三个输入的二极管导通,
RPAR=VCCAUXmin/NIIN=2.375V/(3*9.5mA)
=83Ω或82Ω(与标准值误差小于5%的电阻)
(3)CCLK的信号完整性
CCLK信号是JTAG配置数据传输的时钟信号,其信号完整性非常关键。
FPGA配置电路刚开始以最低时钟工作,如果没有特别指定,将逐渐提高频率。
CCLK信号是由FPGA内部产生的,对于不同的芯片和电平,其最大值如表F-1所示。
表5-1不同PROM芯片的最大配置时钟频率
3.配置多片FPGA
多片FPGA的配置电路和单片的类似,但是多片FPGA之间有主(Master)、从(Slave)之分,且需要选择不同的配置模式。
两片Spartan3E系列FPGA的典型配置电路如图5-23所示,两片FPGA存在主、从地位之分。
图5-23主从模式下两片FPGA的配置电路
5.5.3SPI串行FLASH配置模式
1.SPI串行配置介绍
串行FLASH的特点是占用管脚比较少,作为系统的数据存贮非常合适,一般都是采用串行外设接口(SPI总线接口)。
FLASH存贮器与EEPROM根本不同的特征就是EEPROM可以按字节进行数据的改写,而FLASH只能先擦除一个区间,然后改写其内容。
一般情况下,这个擦除区间叫做扇区(Sector),也有部分厂家引入了页面(Page)的概念。
选择FLASH产品时,最小擦除区间是比较重要的指标。
在写入FLASH时,如果写入的数据不能正好是一个最小擦除区间的尺寸,就需要把整个区间的数据全部保存另外一个存贮空间,擦除这个空间,然后才能重新对这个区间改写。
大多数FLASH工艺更容易实现较大的擦除区间,因此较小擦除区间的FLASH其价格一般会稍贵一些。
此外,SPI是标准的4线同步串行双向总线,提供控制器和外设之间的串行通信数据链路,广泛应用于嵌入式设备中。
赛灵思公司的新款FPGA都支持SPI接口。
SPI总线通过4根信号线来完成主、从之间的通信,典型的SPI系统中常包含一个主设备以及至少一个从设备,在FPGA应用场合中,FPGA芯片为主设备,SPI串行FLASH为从设备。
4个SPI接口信号的名称和功能如表5-2所示。
表5-2SPI接口信号列表
一个主芯片和一个从芯片的通信接口如图5-24所示。
FPGA通过SCLK控制双方通信的时序,在SS_n为低时,FPGA通过MOSI信号线将数据传送到FLASH,在同一个时钟周期中,FLASH通过SOMI将数据传输到FPGA芯片。
无论主、从设备,数据都是在时钟电平跳转时输出,并在下一个相反的电平跳转沿,送入另外一个芯片。
图5-24SPI接口连接示意图
其中SCLK信号支持不同的速率,一般常采用20MHz。
通过SPI接口中的CPOL和CPHA这两个比特定义了4种通信时序。
其中,CPOL信号定义了SCLK的空闲状态,当CPOL为低时,SCLK的低电平为空闲状态,否则其空闲状态为高电平;CPHA定义了数据有效的上升沿位置,当其为低时,数据在第1个电平跳转沿有效,否则数据在第2个电平跳转沿有效。
其相应的时序逻辑如图5-25所示。
图5-27CPHA为低时SPI的总线时序示意图
图5-28CPHA为高时SPI的总线时序示意图
可以通过增加片选信号SS_n的位宽来支持多个从设备,SS_n的位宽等于从设备的个数。
对于某时刻被选中的从设备和主设备而言,其读写时序逻辑和图5-29一样。
图5-29多个从芯片的连接电路图
SPI串行FLASH作为一种新兴的高性能非易失性存储器,其有效读写次数高达百万次,不仅引脚数量少、封装小、容量大,可以节约电路板空间,还能够降低功耗和噪声。
从功能上看,可以用于代码存储以及大容量的数据和语音存储,对于以读为主,仅有少量擦写和写入时间的应用来说,支持分区(多页)擦除和页写入的串行存储是最佳方案。
2.SPI串行FLASH配置电路
SPI串行配置模式常用于已采用了SPI串行FLASHPROM的系统,在上电时将配置数据加载到FPGA中,这一过程只需向SPI串行发送一个4字节的指令,其后串行FLASH中的数据就像PROM配置方式一样连续加载到FPGA中。
一旦配置完成,SPI中的额外存储空间还能用于其它应用目的。
1)SPI配置电路
虽然SPI接口是标准的4线接口,但不同的SPIFLASHPROM芯片采用了不同的指令协议。
FPGA芯片通过变量选择信号VS[2:
0]来定义FPGA和SPIFLASH的通信方式、FPGA的读指令以及在有效接收数据前插入的冗余比特数。
常用SPIFLASH与FPGA的有效操作配置如表5-3所示,其余的VS[2:
0]配置留有它用。
表5-3赛灵思芯片所支持的SPIFLASH存储器以及配置列表
从整体上看来,控制SPI串行闪存比较容易,只需要使用简单的指令就能完成读取、擦除、编程、写使能/禁止以及其它功能。
所有的指令都是通过4个SPI引脚串行移位输入的。
图5-30支持快读写的串行FLASH配置电路示意图
不同型号的FPGA芯片具有数目不同的从设备片选信号,因此所挂的串行芯片数目也就不一样。
例如:
Spartan-3E系列FPGA芯片只有1位SPI从设备片选信号,因此只能外挂一片SPI串行FLASH芯片。
在SPI串行FLASH配置模式下,M[2:
0]=3’b001。
FPGA上电后,通过外部SPI串行FLASHPROM完成配置,配置时钟信号由FPGA芯片提供时钟信号,支持两类业界常用的FLASH。
图5-30给出了Spartan3E系列FPGA支持0X0B快速读写指令的STMicro25系列PROM的典型配置电路。
其中的FLASH芯片需要FLASH编程器来加载配置数据;单片的FPGA芯片构成了完整的JTAG链,仅用来测试芯片状态,以及支持JTAG在线调试模式,与SPI配置模式没有关系。
从中可以看出,SPIFLASH容量大,适合于大规模设计场合。
但由于SPI配置需要专门的FLASH编程器,且操作起来比较麻烦,不适合在产品研发阶段调试FPGA芯片,因此一般还会添加JTAG链专门用于在线调试。
图5-31AtmelSPI串行FLASH配置电路示意图
图5-31给出了Spartan3E系列FPGA支持SPI协议的Atmel公司“C”、“D”系列串行FLASH芯片的典型配置电路。
这两个系列的FLASH芯片可以工作在很低温度,具有短的时钟建立时间。
同样,单片的FPGA芯片构成了完整的JTAG链,仅用来测试芯片状态,以及支持JTAG在线调试模式,与SPI配置模式没有关系。
表5-3给出了SPI配置接口的连线说明,每个SPIFLASHPROM采用的名字略有不同,SPIFLASHPROM的写保护信号和保持控制信号在FPGA配置阶段是不用的。
其中HOLD管脚在配置阶段必须为高,为了编程FLASH存储器,写保护信号必须为高。
5.5.4从串配置模式
在串行模式下,需要微处理器或微控制器等外部主机通过同步串行接口将配置数据串行写入FPGA芯片,其模式选择信号M[2:
0]=3’b111。
典型的Spartan3E系列FPGA单片配置电路如图5.5.11所示。
DIN输入管脚的串行配置数据需要在外部时钟CCLK信号前有足够的建立时间。
其中单片FPGA芯片构成了完整的JTAG链,仅用来测试芯片状态,以及支持JTAG在线调试模式,与从串配置模式没有关系。
外部主机通过下拉PROG_B启动配置并检测INIT_B电平,当INIT_B为高时,表明FPGA做好准备,开始接收数据。
此时,主机开始提供数据和时钟信号直到FPGA配置完毕且DONE管脚为高,或者INIT_B变低表明发生配置错误才停止。
整个过程需要比配置文件大小更多的时钟周期,这是由于部分时钟用于时序建立,特别当FPGA被配置为等待DCM
锁存其时钟输入。
图5-32FPGA从串配置电路示意图
此外,从串配置模式也可配置多片FPGA芯片,典型的两片Spartan3E系列FPGA的从串配置电路如图5-33所示。
所有芯片的CCLK信号都有主控设备提供,靠近主控设备的FPGA要充当桥梁的作用,将配置数据转发到第二个FPGA芯片。
可以看到采用从串配置的好处主要在于节省电路板面积,并使得系统具备更大的灵活性。
图5-33多片FPGA从串模式配置电路
5.5.5JTAG配置模式
1.JTAG配置电路
赛灵思公司的FPGA芯片具有IEEE1149.1/1532协议所规定的JTAG接口,只要FPGA上电,不论模式选择管脚M[2:
0]的电平,都可用采用该配置模式。
但是将模式配置管脚设置为JTAG模式,即M[2:
0]=3’b101时,FPGA芯片上电后或者PROG_B管脚有低脉冲出现后,只能通过JTAG模式配置。
JTAG模式不需要额外的掉电非易失存储器,因此通过其配置的比特文件在FPGA断电后即丢失,每次上电后都需要重新配置。
由于JTAG模式已更改,配置效率高,是项目研发阶段必不可少的配置模式。
典型的Spartan3E系列芯片的JTAG配置电路如图5-34所示。
图5-34JTAG模式配置电路示意图
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- FPGA 配置 方式
![提示](https://static.bdocx.com/images/bang_tan.gif)