智能四路抢答器的设计报告.docx
- 文档编号:4625500
- 上传时间:2022-12-07
- 格式:DOCX
- 页数:15
- 大小:302.70KB
智能四路抢答器的设计报告.docx
《智能四路抢答器的设计报告.docx》由会员分享,可在线阅读,更多相关《智能四路抢答器的设计报告.docx(15页珍藏版)》请在冰豆网上搜索。
智能四路抢答器的设计报告
智能四路抢答器
设计报告
设计作品名称智能四路抢答器
设计系别惠州学院电子科学系
设计班级09电气信班
指导老师徐德明老师
设计成员沈杨栋090705126
苏勇华090705127
一、设计目的:
1、掌握对数字逻辑电路的设计与分析;
2、掌握对学过的常见的数字芯片的应用;
3、掌握集成电路的测试方法各种工作原理;
4、掌握对数字电路中出现故障的分析方法;
5、培养根据设计需要选学参考书籍,查阅相关手册、图表和文献资料的自学能力。
二、设计技术指标
1、工作电压为5V。
2、计时脉冲的周期为1S。
3、集成单稳态的暂稳态时间为1S左右。
4、工作温度为0—700C。
三、设计目标和任务
1、抢答器同时供4名选手或4个代表队比赛,分别用4个按钮S1~S4表示。
2、设置一个系统清除和抢答控制开关S,该开关由主持人控制。
3、抢答器具有锁存与显示功能。
即选手按动按钮,锁存相应的编号,并在LED数码管上显示相应的组号,同时扬声器发出报警声响提示。
抢答选手的编号一直保持到主持人将系统清除为止。
4、抢答器具有定时抢答功能,且一次抢答的时间由主持人设定(如10秒)。
当主持人启动"开始"键后,定时器进行顺计时,定时时间在LED数码管上显示。
5、参赛选手在设定的时间内进行抢答,抢答有效,定时器停止工作,并返回设定的开始计时的时间,显示器上显示选手的编号和限定的抢答时间,并保持到主持人将系统清除为止。
6、当有选手抢答后,其他选手的抢答无效。
7、如果定时时间已到,无人抢答,本次抢答无效,系统报警并禁止抢答,组号显示器上显示0,时间显示器上显示开始计时时间。
8、在抢答开始后,规定时间没结束前,无人抢答时,组号显示器灭灯。
四、设计基本要求
1、独立完成自己的设计,原理性的可以参考一些课外资料。
2、力求做到电路应尽量简单可靠。
3、应尽量减少原器件的种类。
4、要尽量增加电路的功能。
5、通过对不同方案的比较,选择比较适合你的设计思路的方案。
6、要尽量用应所学过的知识进行设计和分析。
7、对设计过程中所遇到的问题,包括判定元器件的好坏,要自己进行分析和解决,必要时再请教老师。
五、电路框图
如图所示为总体方框图。
其工作原理为:
刚接通电源时,主持人将开关(开关为常断开关)处于"开始"状态,抢答器处于禁止状态,组号显示器显示0,定时显示器显示设定开始计时时间;主持人按下开始开关时,宣布"开始",抢答器工作。
定时器倒计时,组号显示器灭灯,定时显示器显示剩余时间。
选手在定时时间内抢答时,抢答器完成:
编号锁存、编号显示、扬声器提示。
当一轮抢答之后,定时器停止(同时置入所预定的时间)、禁止二次抢答、定时显示器显示开始计时时间。
再次抢答必须由主持人再次按下开始开关,宣布开始方可进行。
六、单元电路的设计及其原理
1、抢答控制电路
参考电路如图1所示。
该电路完成两个功能:
一是分辨出选手按键的先后,并锁存先抢答者的编号,同时译码显示电路显示编号;二是禁止其他选手按键操作无效。
工作过程:
主持人开关S按下时,74LS175中各Q端均为低电平0,此时组号显示器灭灯,抢答器(此时,计数器处于计数状态,SD=QAQBQCQD处于高电平)处于等待工作状态,当有选手按下开关键时,如按下S2,经74LS175锁存后,经七段数码管驱动器74LS48译码显示为"2"。
此外,Q1Q2Q3Q4输出为0,禁止其它选手抢答。
当S2按键松开后,原来状态由74LS175锁存,此时Q1Q2Q3Q4输出仍为0,所以仍处于禁止抢答状态,确保不会出二次按键时输入信号。
这就保证了抢答者的优先性及抢答电路的准确性。
如要再次抢答需由主持人按下清零开关即开始开关;清除后再进行下一轮抢答。
图1
2、组号译码显示电路
半导体数码管和液晶显示器都可以用TTL和CMOS集成电路直接驱动。
为此,就需要使用显示译码器将BCD代码译成数码管所需要的驱动信号,以便使数码管用十进制数字显示出BCD代码所表示的数值。
现在以74LS48作为译码器驱动七段共阴数码管,其电路如图2所示,74LS48真值表见附录。
根据的本电路的特点和74LS48的真值表可知,如果把直接把抢答电路的输出端直接接到74LS48的输入端的话,不能实现显示1~4组号,于是在抢答电路的输出端加入两个或门电路
,此时电路的显示组号功能能够实现。
图2
3、定时电路
由节目主持人根据竞赛规定的时间(该电路为10S),设定一次抢答的时间,通过预置时间电路对计数器进行预置,计数器的时钟脉冲由秒脉冲发生电路提供,每来一个脉冲信号进行加法计数一次。
具体电路如图3所示,当主持人未按下开始开关时,74LS160的Rd’=0,此时电路处于清零状态;当主持人按下开始开关时,74LS160的Rd’=1,此时电路开始进行加法计数。
在设定的有效抢答时间内,当有人抢答时,计数器计数到9,在还没进行下一次清零开始时,计时器被锁定在9。
由于74LS160是同步加减法计数器,故当在设定的时间内没人抢答时,计数器被锁存为0。
图3
4、计时译码显示电路
半导体数码管和液晶显示器都可以用TTL和CMOS集成电路直接驱动。
为此,就需要使用显示译码器将BCD代码译成数码管所需要的驱动信号,以便使数码管用十进制数字显示出BCD代码所表示的数值。
现在以74LS48作为译码器驱动七段共阴数码管,由于发光二极管的驱动电压是2.2V左右,而TTL的输出电压一般为3.7V左右,故要在数码管前加限流电阻,经计算电阻选用330Ω。
其电路如图4所示,74LS48真值表见附录。
图4
5、脉冲发生电路
根据设计要求,该脉冲的周期要为一秒,根据我们所学过的知识可知,我们可采用555定时器接成多谐振荡器,要使其震荡频率为1Hz(也即周期为1S),根据T=(
+2
)*C*ln2知,因
=
得3
*C*ln2=1,若取C=10uF,则由上式可知道,
=
=48KΩ.其具体电路如图5所示,因为产生的波形不能满足计数器的要求,所以在其输出端接上一个反相器,用它来改善波形。
图5
6、报警电路
由于设计需要,在有人抢答和时间结束时要有声响报警。
而声响时间不宜太长,一般1秒左右比较适宜。
于是,此次设计选用了集成单稳态触发器74LS121来控制报警声的时间长度。
用74LS121直接驱动蜂鸣器便可以满足设计的要求。
其具体电路如图6所示,将74LS121的第5端输入接在Q1Q2Q3Q4上,当抢答器处于等待状态时,Q1Q2Q3Q4=0,当有人抢答或时间到时Q1Q2Q3Q4=1,这时相当于给74LS121一个脉冲上升沿,在它的作用下,集成单稳态触发器将输出高电平取得蜂鸣器发出声音。
由于蜂鸣器的响声很小,于是在74LS121的输出端接入两个反相器来延长脉冲上升沿的作用时间。
图6
七、安装与调试
1、部分调试
1)、在仿真软件EWB上仿真时出现了与平时实验所不同的问题,那就是软件上把管脚悬空当为接地处理,而实际上把悬空当为接高电平处理,由于之前没有用过这个软件,开始仿真时,都不能实现设计的目的,而反复的检查包括理论检查都找不出问题来,后来将所有的悬空都接在高电平上,才解决了问题。
2)、四D触发器74LS175坏了。
在实验箱上调试时,当接好基本的抢答电路时,发现无论哪个抢答开关按下二极管均不会亮,经检查接线都正确,初步认为是触发器出了问题,替换触发器后问题得到解决。
3)、蜂鸣器响声太小。
在调试报警电路时,发现蜂鸣器的响声太小,刚开始以为是100uF的电容太小,于是在原来电路上换了一个220uF的电容,但问题仍未解决。
后来发现单稳态触发器的输出脉冲的上升沿时间过短,于是在输出端接入两个反相器,此时问题得到解决。
2、连接调试
1)脉冲发生电路的脉冲波形不能满足计数器的要求。
在将产生的脉冲接在计数器上时,发现计数器只能在3~5之间反复计数,而脉冲信号使用实验箱上的却不会出现这个问题,经检查脉冲发生电路的接线都正确,初步认为是脉冲发生电路产生的波型不能满足计数器,于是利用反相器的整型作用,我将产生的脉冲信号接上反相器,问题便得到了解决。
2)当有人抢答时,计数器不能实现清零或停止状态。
当连接好整个电路调试时发现当有人抢答时,计数器不能实现清零或停止状态,后来在74LS160的Q1和Q4接一个与非门输出到74LS160的ET或EP中一端,此时计数器的这个功能能够实现。
八、元器件清单
器件名称
型号
数量
四D触发器
74LS175
1
同步十进制计数器
74LS160
1
七段数码管驱动器
74LS48
2
四输入与非门
74LS20
1
四—2输入或门
74LS32
1
集成单稳态触发器
74LS121
1
反相器
74LS04
1
七段共阴数码显示管
LC—5011
2
四-2输入或非门
74LS02
1
四-2输入与非门
74LS00
1
电阻
330Ω
7
48KΩ
2
电容
10uF
1
220uF
1
0.01uF
1
蜂鸣器
1
常断开关
5
九、心得体会
数电课程设计作为一个提高学生动手操作和设计能力的课程,它的开设不但让我们更好地掌握所学过的数字电路知识,而且让我们更好的将理论应用于实践上去。
通过这次课程设计使我懂得了理论与实际相结合是很重要的,只有理论知识是远远不够的,只有把所学的理论知识与实践相结合起来,从理论中得出结论,,从而提高自己的实际动手能力和独立思考的能力。
在整个电路的设计过程中遇到了各种各样的问题,在解决这些问题花费了一定的时间和精力,同时在设计的过程中发现了自己的不足之处,对以前所学过的知识理解得不够深刻,掌握得不够牢固。
然而,通过查阅各种不同的资料,我发现自己在对集成电路的认识上提高了很多,同时也掌握了一些排查故障和问题的方法,而且也使自己的逻辑思维能力得到明显的提高。
当然我的动手能力也得到了进一步的加强。
我们积累了的这些经验将有利于参加更多的设计实践。
其次在此次设计过程中由于频繁地使用了一些电子软件如:
EWB、Protel等,因此也使我对这些软件的操作上有了进一步提高。
我们积累了的这些经验将有利于参加更多的设计实践。
在以后的学习生活中我会改正不足,努力学习培养自己独立思考的能力,不断提高自己,从而更加适应社会。
十、参考文献
1、《数字电路实验指导书》罗萍凌家良编
2、《数字电子技术基础》阎石编
3、《数字电子技术》张锡赓编
4、《电子技术实验与课程设计》毕满清主编
5、《电子技术基础实验与课程设计》安兵菊主编
十一、附录:
1、总电路原理图(见附页)
2、元器件引脚图
74LS4874LS12174LS04
74LS2074LS32555
3、功能表:
74LS175功能真值表
输入
输出
Cr
CP
D
Q
Q’
0
X
X
0
1
1
0
0
1
1
1
1
0
1
0
X
保持
74LS48功能表
同步十进制加法计数器74LS160的功能表
555定时器功能表
实物图:
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 智能 四路 抢答 设计 报告
![提示](https://static.bdocx.com/images/bang_tan.gif)