计原重点复习.docx
- 文档编号:4593955
- 上传时间:2022-12-07
- 格式:DOCX
- 页数:8
- 大小:20.18KB
计原重点复习.docx
《计原重点复习.docx》由会员分享,可在线阅读,更多相关《计原重点复习.docx(8页珍藏版)》请在冰豆网上搜索。
计原重点复习
1.计算机的层次结构及其含义:
计算机的层次结构由五级构成。
第一级是微程序设计级或逻辑电路级,这是一个实在的硬件级,由硬件直接执行。
第二级是一般机器级也称为机器语言级,它由微程序解释机器指令系统。
第三极是操作系统级,它由操作系统实现。
第四级是汇编语言级,它给程序人员提供一种符号形式语言,以减少程序编写的复杂性。
第五级是高级语言级,它是面向用户的,为方便用户编写应用程序而设置的。
2冯洛伊曼体系结构的基本思想:
采用二进制形式表示数据和指令。
指令由操作码和地址码组成;
将程序和数据存放在存储器中,使计算机在工作时从存储器取出指令加以执行,自动完成计算任务。
这就是“存储程序”和“程序控制”(简称存储程序控制)的概念;指令的执行是顺序的,即一般按照指令在存储器中存放的顺序执行,程序分支由转移指令实现。
计算机由存储器、运算器、控制器、输入和输出设备五大基本部件组成,规定了5部分的基本功能。
3.定点数加减法:
加法:
[X]补+[Y]补=[X+Y]补
[例]x=0.1001,y=0.0101,求x+y
解:
[x]补=0.1001 [y]补=0.0101
[x]补 00.1001
+ [y]补 00.0101
──────────────
[x+y]补 00.1110
所以 x+y=+0.1110
减法:
[x]补-[y]补=[x-y]补=[x]补+[-y]补
[例]x=+0.1101,y=+0.0110,求x-y。
解:
[x]补=0.1101
[y]补=0.0110 [-y]补=1.1010
[x]补 00.1101
+ [-y]补 11.1010
──────────────
[x-y]补 00.0111
所以 x-y=+0.0111
4.浮点数加减法:
设两个浮点数x和y分别为:
x=Sx·2Ex、y=Sy·2Ey,其中Ex、Ey分别是x和y的阶码,Sx和Sy是x、y的尾数。
假定它们都是规则化的数,即其尾数绝对值总小于1(用补码表示,允许为1),浮点加减运算的运算步骤如下:
1).对阶:
小阶向大阶看齐
对阶的第一步是求阶差:
△E=Ex-Ey
若△E=0,表示两数阶码相等,即Ex=Ey,不需要对阶
若△E>0,表明Ex>Ey
若△E<0,表明Ex 对于Ex≠Ey的这种情况,需要对阶。 采用“小阶向大阶看齐”的方法,即小阶的尾数右移△E位,小阶的阶码增加△E与大阶相等。 2).尾数求和(差) 对阶完成后,就按定点加减运算求两数的尾数之和。 3).规格化 (1)对于定点小数,其规格化数为: 00.1xx…x 11.0xx…x(补码表示法) (2)对于负数的补码表示法,规格化定义有所不同: 根据规格化浮点数的定义可知,规格化的尾数应满足: S>0时1/2≤S<1 对于S<0,用补码表示时-1/2>S≥-1 理论上,S可等于-1/2,但[-1/2]补=11.100…0,为了便于判别是否是规格化数,不把-1/2列为规格化数,而把-1列入规格化数。 ∵[-1]补=11.00…0 ∴补码规格化的浮点数应有两种形式: 00.1xx…x 11.0xx…x 由此可知补码规格化的条件是: (A)若和或差的尾数两符号位相等且与尾数第一位相等,则需向左规格化。 即将和或差的尾数左移,每移一位,和或差的阶码减一,直至尾数第一位与尾符不等时为止。 (B)若和或差的尾数两符号位不等,即01.xx…x或10.xx…x形式,表示尾数求和(差)结果绝对值大于1,向左破坏了规格化。 此时应该将和(差)的尾数右移1位,阶码加1,即进行向右规格化。 4).舍入 (1)“0舍1入”法,即右移时丢掉的最高位为0,则舍去;是1,则将尾数的末位加1(相当于进入)。 (2)“恒置1”法,即不管移掉的是0还是1,都把尾数的末位置1。 5.浮点数的溢出判断: 由阶码判断是否溢出。 设阶码数值部分取7位,符号位取2位,用补码表示,则能表示的最大阶码[E]补=001111111=127;最小阶码[E]补=110000000=-128; (1)小于-128,称为下溢: 发生在左规时; 用机器0表示(阶码、尾数全0) (2)大于+127时,称为上溢,这是浮点数的真正溢出 置溢出标志,作中断处理 总结: [E]补=01XX…X为上溢,真正溢出,需做溢出处理。 [E]补=10XX…X为下溢,浮点数值趋于零,用机器零表示 例x=0.1101×201,y=-(0.1010)×211,求x+y=? 解: (1)对阶: 假定两数在计算机中采用补码制,[x]补=0001,00.1101Ex=0001;[y]补=0011,11.0110Ey=0011 求阶差: △E=Ex-Ey=0001+1101=1110,即△E=-2,表示x的阶码Ex小于y的阶码Ey,阶差为-2,所以应使x的尾数右移2位,阶码加2,则[x]补=0011,00.0011,这时△E=0,对阶完毕。 (2)尾数求和(差) x和y对阶后的尾数分别为: [Sx]补=00.0011,[Sy]补=11.0110 则[Sx]补+[Sy]补=00.0011+11.0110=11.1001 ∴[x+y]补=0011,11.1001 (3)规格化 和的尾数的两符号位相等,但小数点后的第一位也与符号位相等,不是规格化数,需要进行左规,即向左规格化: 尾数左移一位,阶码减1,就可得到规格化的浮点数结果: [x+y]补=0010,11.0010。 5.SRAM和DRAM的联系与区别: SRAM是静态RAM(StaticRAM),以触发器为基本存储单元,不需要额外的刷新电路,速度快,但集成度低,功耗和价格较高。 DRAM是动态RAM(DynamicRAM),以单个MOS管为基本存储单元,要不断进行刷新(Refresh)操作,集成度高、价格低、功耗小,但速度较SRAM慢。 6.主存和辅存的联系与区别: 主存储器简称主存,是计算机系统的主要存储器,用来存放当前运行程序和数据,采用半导体存储器构成。 辅助存储器简称辅存,采用磁记录或光记录方式存放可读可写或只读内容,以外设方式连接和访问,存储容量大,位成本低,用来存放系统程序和大型数据文件及数据库。 7.cache和虚存的联系与区别: 相同处是都利用了程序局部性原理,把程序划分为许多信息块,运行时能自动地把信息块从慢速存储器向快速存储器调度,信息块调度都采用一定的替换策略以提高继续运行时的命中率。 不同处cache是用于弥补主存与CPU之间的速度差异,而虚存用于弥补主存容量的不足;每次传送的信息块是定长的,长度比较短。 虚存的信息块长度可定长(页)的,也可是不定长的(段),长度也比较大;CPU可直接访问cache,但不能直接访问辅存;CACHE的信息交换过程全由硬件实现,主辅存间的信息交换则通过辅助硬件与存储管理软件来完成。 8.计算机的存储结构及其特点: 在计算机系统中,通常采用多级存储器体系结构,即使用高速缓冲存储器(cache)、主存储器和外存储器,使得存储器的容量大、速度快、成本低。 9.存储器的性能指标: 存储容量: 指一个存储器中可以容纳的存储单元总数。 (主存存储容量: 以字节B(Byte)为基本单位;半导体存储器芯片: 以位b(Bit)为基本单位;存储容量以210=1024规律表达KB,MB,GB和TB;厂商常以103=1000规律表达KB,MB,GB和TB。 ) 存取时间: 又称存储访问时间,指发出读/写命令到数据传输操作完成所经历的时间。 存取周期: 连续两次存储器访问所允许的最小时间间隔,且存取周期大于等于存取时间。 存取周期大于等于存取时间 存储器带宽: 单位时间里存储器所存取的信息量,衡量数据传输速率的重要技术指标。 10.RISC和CISC的联系与区别: CISC(complexinstructionsetcomputer)采用复杂的的指令系统,来达到增强计算机的功能、提高机器速度的目的。 特点: 指令系统复杂庞大,指令数目多;指令格式多,字长不固定,多种寻址方式;可访存指令不受限制;各种指令的执行时间相差很大;大都采用微程序控制器。 RISC(Reducedinstructionsetcomputer)从简化指令系统和优化硬件设计的角度来提高系统的性能与速度。 主要特点: 选取使用频率高的简单指令;指令长度固定,指令格式少,寻址方式种类少;采用流水线技术;使用较多的通用寄存器,减少访存;控制器以组合逻辑控制为主;采用优化编译技术。 11.程序中断处理: 中断请求(CPU在结束一个指令周期后,检测中断请求信号); 中断响应(关中断;保护断点现场;判断中断源,获取中断向量;根据中断向量转入中断服务程序执行);中断服务(保护CPU现场;执行中断服务程序;开中断;恢复CPU现场);中断返回(恢复断点现场,返回主程序继续执行)。 12.DMA的处理过程: DMA请求(DMAC向CPU请求总线使用权);DMA响应(CPU给DMAC分配总线使用权);DMA传送(DMAC寻址外设和存储器;DMAC控制外设与主存之间的数据传送,并检测是否传送结束);DMA结束(DMAC归还总线使用权)。 13.四种I/O(信息交换方式)的特点: 程序查询方式: CPU主动查询,程序控制数据传送过程,简单易行;每次查询之后只能传送一个字或一个字节的数据,数据传输率不高,CPU时间浪费较多。 程序中断方式: 一定程度上实现了CPU和外设的并行工作;中断操作过程增加了软硬件的开销,且每次数据传送只能传送一个字或一个字节的数据,数据传送效率低,适用于随机出现的服务。 直接内存访问(DMA)方式: 数据传送不需要经过CPU,直接由硬件控制;外设与存储器之间的数据传送量大,适用于内存和高速外围设备之间大批数据交换的场合。 通道方式: 硬件代价较高;IO传送的效率高,并且减轻了CPU的工作负担,适用于高性能要求的系统中。 复习串讲 第1章计算机系统概论 理解计算机系统硬件的基本构成 冯·诺依曼体系结构的思想 理解计算机工作的过程 了解计算机的主要性能指标 主频、机器字长、CPI、带宽 理解计算机系统的层次结构 第2章运算方法与运算器 数据的表示 理解定点数和浮点数; 熟悉原反补移码的表示; 掌握浮点数的表示; 机器数的表示、规格化处理、各个最值; 定点数的运算 掌握定点数补码加减法,以及溢出判断方法; 了解定点数乘除法的原理(串行、并行) 浮点数的运算 掌握浮点数的加减法运算的步骤和过程; 第3章内部存储器 掌握存储器的分类和分级; 了解SRAM和DRAM的基本特点、区别; 掌握DRAM的刷新方式、刷新信号周期; 掌握存储器的容量扩展原理和方法; 位扩展、字扩展、字位扩展的原理、连接、相关计算; 了解双端口存储器和多模块交叉存储器的原理和相关计算; 掌握Cache的原理和工作;掌握虚拟存储器的原理: 理解Cache的基本工作模式;虚拟存储器的三种管理方式; 掌握命中率的计算;替换策略; 掌握不同的地址映射方式,以及相关的主存地址格式; 了解写策略、替换策略等; 第4章指令系统 了解指令格式的基本组成; 理解定长操作码和可变操作码的区别,并会计算; 了解指令寻址方式、数据寻址方式的类型 能够分析给定的指令格式; 能够按照给定条件,设计指令格式; 第5章中央处理机 了解CPU的内部器件的构成; 对于给定的数据通路,能够分析已知指令的指令周期; 理解指令周期的构成; 理解指令执行的过程、所包含的CPU周期数; 了解每个阶段所需要的控制信号; 理解微程序控制器的设计思想及基本原理; 微指令、微地址、微程序、微命令、微操作; 控制存储器的作用和容量计算; 了解流水CPU中流水线的组织、流水线操作周期、资源相关、数据相关等问题 第8章输入输出系统 了解微机系统中信息交换的几种方式; 掌握中断系统的相关内容; 中断的含义; 中断处理过程、特别是中断响应阶段中的工作; 中断屏蔽的设置; 理解DMA传送方式; DMA传送的方式; DMA传送的过程; DMAC的类型
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 重点 复习