2集电极开路门电路及三态门电路.docx
- 文档编号:4515916
- 上传时间:2022-12-01
- 格式:DOCX
- 页数:9
- 大小:105.16KB
2集电极开路门电路及三态门电路.docx
《2集电极开路门电路及三态门电路.docx》由会员分享,可在线阅读,更多相关《2集电极开路门电路及三态门电路.docx(9页珍藏版)》请在冰豆网上搜索。
2集电极开路门电路及三态门电路
数字电路-02
集电极门开路门电路及三态门电路的研究实验
一.实验目的
1.熟悉集电极开路(OC)门及三态(TSL)门的逻辑功能和使用方法
2.掌握三态门构成总线的特点及方法
3.掌握集电极负载电阻RL对OC门电路输出的影响。
二.实验原理
集电极开路门和三态输出门电路是两种特殊的TTL门电路。
(1)集电极开路门
在数字系统中,有时需要将两个或两个以上集成逻辑门的输出端相连,从而实现输出相与(线与)的功能,这样在使用门电路组合各种逻辑电路时,可以很大程度地简化电路。
由于推拉式输出结构的TTL门电路不允许将不同逻辑门的输出端直接并接使用,为使TTL门电路实现“线与”功能,常把电路中的输出级改为集电极开路结构,简称OC(Open Collector)结构。
本实验所用OC与非门型号为四—2输入与非门74LS01,电路结构及引脚排列图,如图2-1所示。
图2-1集电极开路与非门电路结构及74LS01引脚排列
从图2-1可见,集电极开路门电路与推拉式输出结构的TTL门电路区别在于:
当输出三极管T4管截止时,OC门的输出端Y处于高阻状态,而推拉式输出结构TTL门的输出为高电平。
所以实际应用时,若希望T4管截止时OC门也能输出高电平,必须在输出端外接上拉电阻RL至电源V′cc。
电阻RL和电源V’cc的数值选择必须保证OC门输出的高、低电平符合逻辑要求,同时T4的灌电流负载不能过大,以免造成OC门受损。
假设将n个OC门的输出端并联“线与”,负载是m个TTL与非门的输入端,为了保证OC门的输出电平符合逻辑要求,OC门外接负载电阻RL的数值应介于
与
所规定的范围值之间。
其中
RLmax=
上拉电阻最大值
RLmin=
上拉电阻最小值
RL值不能选得过大,否则OC门的输出高电平可能小于UOHmin;RL值也不可太小,否则OC门输出低电平时的灌电流可能超过最大允许的负载电流IOLmax。
式中 UOH——OC门输出高电平;
UOL――OC门输出低电平;
――负载电阻
所接的外接电源电压;
――接入电路的负载门输入端个数;
――“线与”输出的OC门的个数;
――负载门的个数;
IiH――负载门高电平输入电流;
IiL――负载门低电平输入电流;
IOLmax――OC门导通时允许的最大负载电流;
IOH――OC门输出截止时的漏电流。
OC门电路应用范围较广泛,利用电路的“线与”特性,可以方便地实现某些特定的逻辑功能,例如:
把两个以上OC结构的与非门“线与”可完成“与或非”的逻辑功能;实现电平的转换等任务。
(2)三态输出门
三态输出门(简称三态门)的电路结构是在普通门电路的基础上附加控制电路而构成的。
图2-2 为三态门电路结构及引脚排列图。
图2-2三态门电路结构和74LS125引脚排列图
图2-2中,
为三态使能端,当
=“1”时,电路输出Y呈现高阻状态;当
=“0”时,实现Y=A的逻辑功能,即
为低电平有效,本实验采用三态门的型号为74LS125三态输出四总线缓冲器。
图2-2为74LS125的引脚排列图,表2-1为其功能表。
输入
输出
A
Y
0
0
0
1
0
1
1
1
0
1
高阻态
表2-1三态门的功能表
从表2-1中可看出,在三态使能端
的控制下,输出端Y有三种可能出现的状态:
高阻态、关态(高电平)、开态(低电平)。
在数字系统中,为了能在同一条线路上分时传递若干个门电路的输出信号,减少各个单元电路之间连线数目,常采用总线结构,如图2-3所示。
而三态门电路的主要应用之一是能实现总线传输。
图2-3三态门接成总线结构电原理图
只要在工作时控制各个三态门的
端轮流有效、且在任何时刻仅有一个有效,就可以把A1,A2,…,An信号分时轮流通过总线进行传送。
三.实验参考电路
1.OC门实现“线与”逻辑。
图2-4OC门实现“线与”逻辑电原理图
2.OC门实现电平转换
图2-5OC门实现电平转换电原理图
3.三态门实现总线传输
图2-6三态门实现总线传输电原理图
四.实验预习要求
1.复习TTL集电极开路门和三态输出门的工作原理及应用。
2.了解所用集成芯片:
74LS01,74LS125的功能及外部接线。
3.分析图2-4中OC门的上拉负载电阻的阻值范围,确定实验所选电阻值。
4.试用74LS01OC门电路实现下列函数:
5.画出电路原理图。
6.完成各项实验内容的理论计算。
五.实验内容及步骤
按预习要求(3)设计的电路连线,输入A,B,C和使能E接逻辑开关,输出L接逻
辑指示灯。
测试电路的逻辑功能。
4016的VSS端接参考地,VDD接5V。
1.OC门应用
按图2-4连接实验电路,用两个集电极开路与非门“线与”后驱动一个TTL非门。
负载电阻RL用一只200Ω电阻和100kΩ电位器串联而成,用实验方法确定
和
的阻值,并和理论计算值相比较。
填入表2-2中。
理论值
测量值
RL
RLmax
RLmin
表2-2负载电阻RL的测定
按预习内容(4)连接电路,验证逻辑功能。
用OC门电路作TTL→CMOS电路接口的研究,
按图2-5接线,实现电平转换。
在电路输入端加不同的逻辑电平值,用万用表测量与非门输出端C端、OC门输出端D端及CMOS输出端E端的电压值。
将测量结果填入表2-3中。
输入
UC(V)
UD(V)
UE(V)
AB
00
01
10
11
表2-3电平测试数据表
在电路输入端加10kHz的方波信号,用示波器观察C,D,E各点的波形,并记录。
2.三态输出门
按表2-1测量74LS125三态输出门的逻辑功能。
将三态门输入端接数字逻辑实验箱上的逻辑开关,使能端
接单脉冲源,输出端接LED指示器,按表2-1逐项测试其逻辑功能。
试用74LS125实现总线传输。
实验电路原理如图2-6所示。
先将三个三态门的使能端都接高电平“1”,观察Y端输出;然后分别将使能端接低电平“0”,观察总线的逻辑状态。
六.实验注意事项
1.在进行OC门线与实验时,一定要先计算出RL值,再继续实验。
2.在做电平转换实验时,不能将OC门的工作电源
接到12V上,以免烧坏器件。
3.在做三态门实现总线实验时,三个三态门的使能端,不能有一个以上同时加低电平
“0”,否则会使电路出错。
4.CMOS集成电路的多余输入端绝对不能悬空,否则会引入干扰导致电路输出状态不确
定。
七.实验设备和器材
名称 数量 型号
1.双踪示波器 1台 学校自备
2.函数信号发生器 1台 学校自备
3.直流电源 1台 5V
4.适配器 1只 SD128B
5.14芯IC插座 3只 SD143
6.4位输入器 1只 SD101
7.4位输出器 1只 SD102B
8.电阻模块 2只 SD150
9.多圈电位器模块 1只 SD153C
10.集成芯片 若干 74LS00 74LS01
74LS04 74LS125
11.连接导线 若干 P2
12.实验用6孔插件方板 297mm×300mm
八.实验思考题
1.OC门外接负载电阻的选取方法是什么?
2.如果OC门负载电阻RL的阻值超出RLmax~RLmin之间,将产生什么影响?
对电路有
何影响?
3.三态门输出有哪三种状态,其中哪种状态具有隔离作用?
九.实验报告要求
1.画出实验内容中实验逻辑图,并标明有关外接元件值。
2.整理实验数据,分析实验结果,按要求填写表格。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 集电极 开路 门电路 三态