北京科技大学869计算机组成原理历年考研真题汇编附答案7p.docx

北京科技大学869计算机组成原理历年考研真题汇编附答案7p.docx

《北京科技大学869计算机组成原理历年考研真题汇编附答案7p.docx》由会员分享，可在线阅读，更多相关《北京科技大学869计算机组成原理历年考研真题汇编附答案7p.docx（18页珍藏版）》请在冰豆网上搜索。

北京科技大学869计算机组成原理历年考研真题汇编附答案7p

目　录

说明：

北京科技大学计算机组成原理专业的科目代码2009年为829,，之后改为869。

北京科技大学计算机与通信工程学院、国家材料服役安全科学中心、冶金工程研究院均考此科目。

2014年北京科技大学869计算机组成原理考研真题

试题编号：

869______试题名称：

计算机组成原理（共9页）

适用专业：

计算机科学与技术、软件工程、计算机技术（专业学位）、

软件工程（专业学位）______

说明：

所有答案必须写在答题纸上，做在试题或草稿纸上无效。

一、填空（满分40分，每题2分）

1．存储程序原理是指______，它是______型计算机体系结构的核心思想。

2．设浮点数长16位，高8位是阶码，含1位阶符，低8位是尾数，含1位数符，阶码和尾数均用补码表示，基值（底）为2，尾数为规格化、无隐藏位，机器数为FC．60H的十进制真值是______，十进制真值ll/128的规格化浮点编码是______（16进制助记形式）。

3．已知[x]补=x0．x1x2．．．xn，则[-x]补=______。

4．设机器数长8位，定点小数，最高位是符号位，

的原码是______，

的补码是______。

5．若浮点数格式中阶码的底一定，且尾数采用规格化表示法，则浮点数的表示范围取决于______的位数，而精度取决于______的位数。

6．半导体随机读写存储器包括______和______，前者的速度比后者快，

但集成度不如后者高。

7．存储系统中，CPU能直接访问______和______，但不能直接访问磁盘和光盘。

8．设主存储器容量为64K32位，则CPU中用做主存接口的寄存器MAR的位数是______，MBR的位数是______。

9．中断周期前的CPU工作周期是______，中断周期后的CPU工作周期是______。

10．移码表示法主要用于表示______，以利于在加减运算的______操作中比较大小。

11．某机指令字长24位，定长操作码，共能完成129种操作，采用单地址格式可直接寻址的范围是______，采用二地址格式指令，可直接寻址范围是______。

12．用74181和74182组成64位多重进位运算器，则需______片74181和______片74182。

13．寄存器间接寻址方式中，操作数存放在______，寄存器中存放的是______。

14．CPU从______取出一条指令并执行这条指令的时间称为______。

15．微程序中的微指令是指______。

16．当前正在执行的指令保存在CPU的______寄存器中，运算结果如溢出、为负、为零等状态标志保存在CPU的______寄存器中。

17．设相对寻址的转移指令占两个字节,第一字节是操作码，第二字节是用补码表示的相对位移量，若转移指令地址为200aH，要求转移到2002H，则该转移指令第二字节内容为______。

18．为运算器构造的简单性，运算方法中常采用______加减法、______乘除法或补码乘除法。

19．组合逻辑控制器的基本思想是：

某一微操作控制信号是______译码输出，______信号和各种状态信号的逻辑函数。

20．组合逻辑控制器所采用的三级时序是指______、______和脉冲等三级。

二、选择（满分30分，每题1分）

1．一个8位的二进制整数，若采用补码表示，且由3个“1”和5个“0”组成，则最小值为______。

A．-127

B．-32

C．-125

D．-3

2．下列数中最大的数是______。

2B．（227）8C．（98）16D．（152）10

3．若浮点数用补码表示，则判断运算结果是否为规格化数的方法是______。

A．阶符与数符相同为规格化数

B．阶符与数符相异为规格化数

C．数符与尾数小数点后第一位数字相异为规格化数

D．数符与尾数小数点后第一位数字相同为规格化数

4．假定下列字符码中有奇偶校验位，但没有数据错误，采用偶校验的字符码是______。

．

5．计算机的存储器采用分级方式是为了______。

A．减少主机箱的体积

B．解决容量、速度、价格三者之间的矛盾

C．存储大量数据方便

D．操作方便

6．下面所述不正确的是______。

A．RAM可随机存取信息，掉电后信息丢失

B．访问RAM时，访问时间与单元的物理位置无关

C．内存中存储的信息均是不可改变的

D．随机存储器和只读存储器可统一编址

7．某计算机字长32位，存储容量为4MB，若按半字编址，它的寻址范围是______。

A．4M

B．3M

C．2M

D．1M

8．在定点二进制运算器中，减法运算一般通过______来实现。

A．原码运算的二进制减法器

B．补码运算的二进制减法器

C．补码运算的十进制加法器

D．补码运算的二进制加法器

9．在向下生成的堆栈中，如果入栈指令PUSHX的操作定义为：

SP←（SP）+1，M（SP）←M（X），则出栈指令POPX应定义为______。

A．SP←（SP）-1，M（X）←M（SP）

B．SP←（SP）+1，M（X）←M（SP）

C．M（X）←M（SP），SP←（SP）-1

D．M（X）←M（SP），SP←（SP）+1

10．以下四种类型指令中，执行时间最长的是______。

A．RR型

B．RS型

C．SS型

D．SR型

11．微程序控制器中，机器指令与微指令的关系是______。

A．每一条机器指令由一条微指令来执行

B．每一条机器指令由一段微指令编写的微程序来解释执行

C．每一条机器指令组成的程序可由一条微指令来执行

D．一条微指令由若干条机器指令组成

12．从控制存储器中读取一条微指令并执行相应操作的时间叫______

A．CPU周期

B．微周期

C．时钟周期

D．机器周期

13．挂接在总线上的多个部件______。

A．只能分时向总线发送数据，并只能分时从总线接收数据

B．只能分时向总线发送数据，但可同时从总线接收数据

C．可同时向总线发送数据，并同时从总线接收数据

D．可同时向总线发送数据，但只能分时从总线接收数据

14．单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个常需采用______。

A．堆栈寻址方式

B．立即寻址方式

C．隐含寻址方式

D．间接寻址方式

15．同步控制是______。

A．只适用于CPU控制的方式

B．只适用于外围设备控制的方式

C．由统一时序信号控制的方式

D．所有指令执行时间都相同的方式

16．为了便于实现多级中断，保存现场信息最有效的办法是采用______。

A．通用寄存器

B．堆栈______

C．存储器______

D．外存

17．下面浮点运算器的描述中正确的句子是：

______。

A．尾数部件只进行乘法和除法运算

B．阶码部件可实现加、减、乘、除四种运算

C．阶码部件只进行阶码相加、相减和比较操作

D．尾数部件只进行乘法和减法运算

18．在定点数运算中产生溢出的原因是______。

A．运算过程中最高位产生了进位或借位

B．参加运算的操作数超出了机器表示的范围

C．寄存器的位数太少，不得不舍弃最低有效位

D．运算的结果超出了机器的表示范围

19．在浮点数加减法的对阶过程中，______。

A．将被加（减）数的阶码向加（减）数的阶码看齐

B．将加（减）数的阶码向被加（减）数的阶码看齐

C．将较大的阶码向较小的阶码看齐

D．将较小的阶码向较大的阶码看齐

20．四片74181和1片74812器件相配合，具有如下进位传递功能______。

A．串行进位

B．组内先行进位，组间先行进位

C．组内先行进位，组间串行进位

D．组内串行进位，组间先行进位

21．指令系统采用不同寻址方式的目的是______。

A．实现存贮程序和程序控制。

B．缩短指令长度，扩大寻址空间，提高编程灵活性。

C．可直接访问外存。

D．提供扩展操作码的可能并降低指令译码的难度。

22．系统总线地址的功能是______。

A．选择主存单元地址

B．选择进行信息传输的设备

C．选择外存地址

D．指定主存和I/O设备接口电路的地址

23．算术右移指令执行的操作是______。

A．符号位填0，并顺次右移1位，最低位移至进位标志位

B．符号位不变，并顺次右移1位，最低位移至进位标志位

C．进位标志位移至符号位，顺次右移1位，最低位移至进位标志位

D．符号位填1，并顺次右移1位，最低位移至进位标志位

24．某寄存器中的值有时是地址，因此只有计算机的______才能识别它。

A．译码器______

B．判断程序______

C．指令______

D．时序信号

25．在虚拟存贮器中，当程序正在执行时，由______完成地址映射。

A．程序员

B．编译器

C．装入程序

D．操作系统

26．周期挪用方式常用于______方式的输入/输出中。

A．DMA______

B．中断______

C．程序传送

D．通道

27．至今为止，计算机中的所有信息仍以二进制方式表示的理由是______。

A．节约元件

B．运算速度快

C．物理器件的性能决定

D．信息处理方便

28．下列叙述中正确的是______。

A．只有I/O指令可以访问I/O设备。

B．在统一编址下，不能直接访问I/O设备。

C．访问存储器的指令一定不能访问I/O设备。

D．在具有专门I/O指令的计算机中，I/O设备才可以单独编址。

29．在各种I/O方式中，中断方式的特点是______。

A．CPU与外设串行工作，传送与主程序串行工作。

B．CPU与外设并行工作，传送与主程序串行工作。

C．CPU与外设串行工作，传送与主程序并行工作。

D．CPU与外设并行工作，传送与主程序并行工作。

30．某计算机的控制器采用微程序控制方式，微指令中的操作控制字段采用分段直接编码法，共有26个微命令，构成4个互斥类，分别包含3、5、12和6个微命令，则操作控制字段至少有______位。

A．4

B．12

C．15

D．26

三、简答题（满分30分，每题5分）

1．什么是软件与硬件的逻辑等效性，并举出两个实例。

2．画出微程序控制器的构成框图，并说明各部分的功能。

3．某四位加法器的四位进位信号分别为C．4、C．3、C．2、C．1，低位来的信号为C．0，请分别按下述两种方式写出C．4、C．3、C．2、C．1的逻辑表达式。

（1）串行进位方式______

（2）并行进位方式

4．当指令系统和数据通路结构确定后，给出组合逻辑控制器的设计步骤。

比较组合逻辑控制器和微程序控制器的特点。

5．以打印机输出为例说明中断的全过程，并比较中断方式和DMA方式的特点。

6．比较C．ache和虚拟存储器，说明它们的相似点与不同。

四、综合题（共50分）

1．（6分）

（1）定点补码加减运算溢出判断的三种方法是什么？

分别列出逻辑表达式并加以说明。

（2）已知机器字长8位，x=-0．0111100，y=+0．1100100，求[x]补，[-x]补，[y]补，[-y]补，x+y=？

，x-y=？

要求给出运算器的计算过程，并用溢出判别方法判断结果是否溢出。

2．（4分）已知X=0．1010,Y=-0．1101,用原码一位乘法计算X*Y=？

其中寄存器、加法器的宽度均为4位，要求写出详细计算过程与说明。

解:

[X]原=______[Y]原=

[X*Y]原=X*Y=

实现的具体过程：

C．（进位触发器）

P（部分积

寄存器）

Y（除数

寄存器）

说明

3．（6分）已知X=-0．0110101×211，Y=0．1100100×2-11（此处数均为二进制）。

浮点数阶码用4位移码，尾数用8位补码表示（含符号位），

（1）写出X，Y的浮点数表示（要求格式：

数符阶码尾数）。

（2）计算X+Y，要求给出运算过程（舍入采用0舍1入法）。

（3）如何判断浮点补码加减运算是否溢出并说明发生溢出时如何处理？

并判断上述运算结果是否溢出。

4．（7分）有一个全相联C．ache系统，C．ache由8个块构成，CPU送出的主存地址流序列分别为：

14、18、14、18、8、4、8、10，求

（1）每次访问后，C．ache的地址分配情况。

（2）当C．ache的容量换成4个块，地址流为6、15、6、13、11、10、8、7时，求采用先进先出替换算法的相应地址分配和操作。

5．（3分）设指令字长为16位,每个操作数的地址码为6位,指令有零地址、一地址、二地址3种格式。

（1）设指令系统的操作码长度和位置固定，若零地址指令有M种，一地址指令有N种，则二地址指令最多有几种？

（2）采用扩展操作码技术，二地址指令最多有几种？

（3）采用扩展操作码技术，若二地址指令有P条，零地址指令有Q条，则一地址指令最多有几种？

6．（6分）设某机存储字长、指令字长和机器字长均相等，该机的指令格式如下：

其中，A为形式地址，补码表示（包括一位符号位）；M为寻址方式，

M=0立即寻址；

M=1直接寻址（此时A视为无符号数）；

M=2间接寻址（此时A视为无符号数）；

M=3变址寻址（A为位移量，变址寄存器为Rx）；

M=4相对寻址。

求：

（1）该指令格式能定义多少种不同的操作？

立即寻址操作数的范围是多少？

（2）写出各种寻址方式（M=1、2、3、4）计算有效地址的表达式。

（3）当M=1、2、4时，能访问的最大主存空间为多少机器字

7．（8分）某半导体存储器容量4K×8位。

其中固化区2K×8位（低地址），用1K×8位的EPROM芯片组成；随机读写区2K×8位（高地址），由2K×4位的SRAM芯片组成。

地址总线A11–A0，双向数据总线D7–D0，

控制读写。

试问：

（1）数据缓冲寄存器多少位？

地址寄存器多少位？

（2）二种芯片各需多少片？

求每片芯片的片选逻辑式与地址分配完成下表。

（3）设计并完成该存储器逻辑图，注明芯片与地址总线、数据总线和

信号线的联结，并实现片选逻辑。

芯片

编号

芯片

类型

芯片

容量

芯片

地址

片选逻辑

表达式

地址范围

1

EPROM

1K

A9~A0

C．S1=

2

C．S2=

3

C．S3=

4

C．S4=

逻辑图：

8．（10分）某计算机的数据通路如下图所示，其中M—主存，MBR—主存数据寄存器，MAR—主存地址寄存器，R0~R3—通用寄存器，IR—指令寄存器，PC．—程序计数器（具有自增能力），C．、D—暂存器，ALU—算术逻辑单元，移位器—左移、右移、直通传送。

所有双向箭头表示信息可以双向传送。

请按数据通路图画出下列指令的指令周期流程图：

（1）MOVR1，-（R2），指令功能是（R2）-1→R2，（（R2））→R1。

（2）ADD（R1），（R2）+，指令功能是（（R1））+（（R2））→（R1），（R2）+1→R2。

______

2013年北京科技大学869计算机组成原理考研真题

试题编号：

869______试题名称：

计算机组成原理（共9页）

适用专业：

计算机科学与技术、软件工程、计算机技术（专业学位）、

软件工程（专业学位）______

说明：

所有答案必须写在答题纸上，做在试题或草稿纸上无效。

一、选择（满分20分，每题1分）

1．计算机中采用补码运算的目的是为了（）

A．与手工运算方式保持一致

B．提高运算速度

C．简化计算机的设计

D．提高运算的精度

2．下列叙述中，不正确的是（）

A．串行加法器位数越多加法时间越长

B．超前进位加法器位数越多高位电路越复杂

C．串行加法器比超前进位加法器的加法时间长的原因是串行加法器进位串行传递

（D）串行加法器比超前进位加法器的加法时间长的原因是串行加法器高位电路复杂

3．IEEE754的浮点数C．1E00000hex代表的真实数值是（）

A．-7．0______

B．-28．0

C．-14．0______

D．14．0

4．关于海明校验码的说法中，正确的是（）

A．只能检测出一位出错

B．能检测出两位同时出错

C．不能指出哪一位出错

D．能纠正两位错误

5．以下几种存储器中，存取速度最快的是（）

A．C．ache______

B．寄存器

C．内存______

D．闪存

6．关于DRAM刷新的说法中，错误的是（）

A．刷新是通过对存储单元进行“读但不输出数据”的操作来实现的

B．刷新时指对DRAM中的存储电容重新充电

C．由于DRAM内部设有专门的刷新电路，所以访存期间允许刷新

D．刷新是按行进行的

7．在程序的执行过程中，C．ache与主存的地址映射是由（）

A．操作系统来管理的

B．硬件自动完成的

C．硬件和软件共同完成的

D．编译器和程序员调度的

8．当访问C．ache系统失效时，通常不仅主存向CPU传送信息，同时还需要将信息写入C．ache，在此过程中传送和写入的信息数据宽度各为（）

A．字，块______

B．字，字

C．块，页______

D．块，块

9．关于C．ache的说法中，正确的是（）

A．C．ache的容量与主存容量的差距越大越好

B．采用直接映像时，C．ache无需考虑替换问题

C．采用直接映像时，一般用最近最少使用替换算法

D．如果采用最优替换算法，则C．ache的命中率可达到100%

10．存储中，信息按对齐方式存储（整数边界方式存储）的含义是（）

A．信息的字节长度必须是整数

B．信息单元的字节长度必须是整数

C．信息单元的存储地址必须是整数

D．信息单元的存储地址是其节长度的整数倍

11．虚拟存储器中关于页表、快表和慢表叙述中正确的是（）

A．快表与慢表都存储在主存中，但快表比慢表容量小

B．快表采用了优化搜索算法，因此查找速度快

C．快表采用高速存储器件组成，按查找内容访问，因此比慢表查找速度快

D．快表比慢表命中率高，可以得到更多的搜索结果

12．虚拟存储器不能解决的问题是（）

A．存储系统成本高

B．编程空间受限

C．访问速度慢

D．程序空间到物理空间的转换

13．若指令中地址码给出的是操作数有效地址，这种寻址方式为（）

A．立即寻址

B．直接寻址

C．间接寻址

D．相对寻址

14．计算机指令中要用到的操作数一般可来自（）部件

A．通用寄存器

B．内存存储单元

C．外设接口中的寄存器

D．以上三种均可以

15．CPU功能不包括（）

A．执行指令

B．执行子程序调用

C．执行DMA操作

D．检测并响应中断

16．在计算机中，存放微指令的控制存储器隶属于（）

A．外存

B．高速缓存

C．内存

D．CPU

17．在一个微指令周期中（）

A．只能执行一个微操作

B．能顺序执行多个微操作

C．能并行执行多个互斥微操作

D．能并行执行多个相容微操作

18．下列说法正确的是（）

A．取指周期一定等于机器周期

B．指令字长等于存储字长的前提下，取指周期等于机器周期

C．指令字长等于机器字长的前提下，取指周期等于机器周期

D．取指周期与机器周期没有必然的联系

19．采用DMA方式传送数据时，每传送一个数据就要占用一个（）

A．指令周期

B．中断周期

C．存储周期

D．节拍周期

20．对于单重中断处理过程，说法不正确的是（）

A．中断请求是中断源发出并送给CPU的控制信号

B．CPU在每个机器周期后要检查是否有中断请求

C．开中断是为了CPU能相应嵌套的中断请求

D．在进入中断设备服务程序之前不需要开中断

二、填空（满分40分，每题2分）

1．某机器字长32位，其中一位符号位，定点小数补码最大数______最小数为______

2．若定点整数64位，含一位符号位，补码表示，则所能表示的绝对值最大的负数为______

______

4．某存储系统中，主存容量是C．ache容量的1024倍，C．ache被分为8个块，当主存地址和C．ache地址采用直接映像方式时，地址映射表的大小为______（假设不考虑一致维护位）

5．一个带有C．ache的计算机系统中，C．ache的容量为256KB，主存的容量为1024MB，则C．ache-主存层次的等效容量为______

6．在页面尺寸为4KB的页式存储管理中，页表中的内容依次是2、5、6、8、7、11，则物理地址32773对应的逻辑地址为______

7．设相对寻址的转移指令占两个字节第一字节是操作码，第二字节是用补码表示的相对位移量，若转移指令地址为2008H，要求转移到2002H，则该转移指令第二字节内容为______

8．一个五级流水线处理器，连续向此流水线输入100条指令，如不考虑冲突情况，在第78个时钟周期结束时，共执行完的指令条数为______条

9．设指令字长16位，采用扩展操作码，操作数地址需4位，该指令系统已有三地址指令X条，二地址指令Y条，无零地址指令，则一地址指令最多

______

10．假设某计算机共有256个微命令，如果采用字段直接编码法，若4位为一个段，共需______段，操作控制字段需______位

11．提高加法器运算速度的关键是______

12．减法可以和加法使用同一部件的关键是______

13．在指令格式设计中，采用扩展操作码技术的目的是：

14．在浮点数表示方法中，阶码表示______,阶码位数越多，该浮点数表示的______越大。

15．采用数据校验码的目的是______。

16．常用的数据校验码有奇偶校验码、______和______

17．影响流水线性能的主要因素有______

18．中断响应过程中，保护程序计数器PC．的作用是______

19．构成控制信号序列的最小单位是______

20．在机器码中，零的表示唯一的码是______和______

三、简答题（满分30分，每题6分）

1．溢出检测是处理器设计必须考虑的问题，请简述加/减法运算器的溢出检测方法，并给出示意电路图。

2．简述加法运算器中快速进位链的作用及其实现原理

3．简述局部性原理，并给出一个程序执行中符合某种局部性原理的例子。

4．简述层次存储系统中快表的组成及作用

5．简述中断屏蔽字的作用

四、综合题（共40分）

已知X=－0．0110001×211，Y=0．1100110×2-10（此处数均为二进制）。

浮点数阶码用4位移码，尾数用8位补码表示（含符号位）（8分）

写出X，Y的浮点数表示（要求格式：

数符阶码尾数）

计算X+Y要求给出运算过程（舍入采用0舍1入法），并判断是否溢出

2．请写出“1位Booth乘法”6x7=42的详细执行过程。

其中乘法器宽度为4位，要求按照：

执行周期、被乘数、部分积格式写出执行过程;并画出电路示意图（8分）

3．有一个全相联C．ache系统，C．ache由4个块构成，CPU送出的主存地址流序列为：

2，12，9，12，2，8，7，5分别给出先进先出替换算法和最近最少使用替换算法的相应地址分配和操作。

（8分）

______先进先出替换算法

最近最少使用替换算法

设有一台计算机，其指令长度为16位，指令格式如下：

该指令的功能是（R）←（R）OP（M/D）

其中OP为操作码，占5位；第一操作