ROMRAMDRAMSRAMFLASH的区别.docx

ROMRAMDRAMSRAMFLASH的区别.docx

《ROMRAMDRAMSRAMFLASH的区别.docx》由会员分享，可在线阅读，更多相关《ROMRAMDRAMSRAMFLASH的区别.docx（30页珍藏版）》请在冰豆网上搜索。

ROMRAMDRAMSRAMFLASH的区别

ROM、RAM、DRAM、SRAM、FLASH的区别？

（2009-06-1313:

45:

41）

转载

标签：

rom

ram

dram

sram

flash区别

it

ROM和RAM指的都是半导体存储器，ROM是ReadOnlyMemory的缩写，RAM是RandomAccessMemory的缩写。

ROM在系统停止供电的时候仍然可以保持数据，而RAM通常都是在掉电之后就丢失数据，典型的RAM就是计算机的内存。

RAM有两大类，一种称为静态RAM（StaticRAM/SRAM），SRAM速度非常快，是目前读写最快的存储设备了，但是它也非常昂贵，所以只在要求很苛刻的地方使用，譬如CPU的一级缓冲，二级缓冲。

另一种称为动态RAM（DynamicRAM/DRAM），DRAM保留数据的时间很短，速度也比SRAM慢，不过它还是比任何的ROM都要快，但从价格上来说DRAM相比SRAM要便宜很多，计算机内存就是DRAM的。

DRAM分为很多种，常见的主要有FPRAM/FastPage、EDORAM、SDRAM、DDRRAM、RDRAM、SGRAM以及WRAM等，这里介绍其中的一种DDRRAM。

DDRRAM（Date-RateRAM）也称作DDRSDRAM，这种改进型的RAM和SDRAM是基本一样的，不同之处在于它可以在一个时钟读写两次数据，这样就使得数据传输速度加倍了。

这是目前电脑中用得最多的内存，而且它有着成本优势，事实上击败了Intel的另外一种内存标准－RambusDRAM。

在很多高端的显卡上，也配备了高速DDRRAM来提高带宽，这可以大幅度提高3D加速卡的像素渲染能力。

ROM也有很多种，PROM是可编程的ROM，PROM和EPROM（可擦除可编程ROM）两者区别是，PROM是一次性的，也就是软件灌入后，就无法修改了，这种是早期的产品，现在已经不可能使用了，而EPROM是通过紫外光的照射擦出原先的程序，是一种通用的存储器。

另外一种EEPROM是通过电子擦出，价格很高，写入时间很长，写入很慢。

举个例子，手机软件一般放在EEPROM中，我们打电话，有些最后拨打的号码，暂时是存在SRAM中的，不是马上写入通过记录（通话记录保存在EEPROM中），因为当时有很重要工作（通话）要做，如果写入，漫长的等待是让用户忍无可忍的。

FLASH存储器又称闪存，它结合了ROM和RAM的长处，不仅具备电子可擦出可编程（EEPROM）的性能，还不会断电丢失数据同时可以快速读取数据（NVRAM的优势），U盘和MP3里用的就是这种存储器。

在过去的20年里，嵌入式系统一直使用ROM（EPROM）作为它们的存储设备，然而近年来Flash全面代替了ROM（EPROM）在嵌入式系统中的地位，用作存储Bootloader以及操作系统或者程序代码或者直接当硬盘使用（U盘）。

目前Flash主要有两种NORFlash和NADNFlash。

NORFlash的读取和我们常见的SDRAM的读取是一样，用户可以直接运行装载在NORFLASH里面的代码，这样可以减少SRAM的容量从而节约了成本。

NANDFlash没有采取内存的随机读取技术，它的读取是以一次读取一快的形式来进行的，通常是一次读取512个字节，采用这种技术的Flash比较廉价。

用户不能直接运行NANDFlash上的代码，因此好多使用NANDFlash的开发板除了使用NANDFlah以外，还作上了一块小的NORFlash来运行启动代码。

一般小容量的用NORFlash，因为其读取速度快，多用来存储操作系统等重要信息，而大容量的用NANDFLASH，最常见的NANDFLASH应用是嵌入式系统采用的DOC（DiskOnChip）和我们通常用的“闪盘”，可以在线擦除。

目前市面上的FLASH主要来自Intel，AMD，Fujitsu和Toshiba，而生产NANDFlash的主要厂家有Samsung和Toshiba。

DRAM，动态随机存取存储器，需要不断的刷新，才能保存数据。

而且是行列地址复用的，许多都有页模式。

SRAM，静态的随机存取存储器，加电情况下，不需要刷新，数据

不会丢失，而且，一般不是行列地址复用的。

SDRAM，同步的DRAM，即数据的读写需要时钟来同步。

DRAM和SDRAM由于实现工艺问题，容量较SRAM大。

但是读写速度不如SRAM，

但是现在，SDRAM的速度也已经很快了，时钟好像已经有

150兆的了。

那么就是读写周期小于10ns了。

所谓的PSRAM（PseudoSRAM；PSRAM），在技术本质上即是用DRAM来乔装SRAM，所以才叫Pseudo（伪），那为何要用乔装呢？

此其实与近年来手持式应用设计的兴起息息相关。

过去在一般性的嵌入式设计上，其内存部分多是使用SRAM，之后由于计算机等电子数据设备的成长，使设备内部所用的内存容量大幅增加，这时就难以使用SRAM来实现大容量的内存系统，而必须使用DRAM，DRAM每个位的记忆电路是以1个晶体管与1个电容所构成，相对于SRAM每个位需要4∼6个晶体管才能构成，DRAM拥有比SRAM高4∼6倍的记忆密度。

虽然DRAM在记忆密度、电路成本等方面优于SRAM，但DRAM也有不如SRAM的地方，SRAM是以持续供电的方式来记忆数据，所以运作上相当耗电，相对的DRAM实行刷新（Refresh）方式来持留住记忆内容，如此虽比较省电，但记忆数据的存取速度就不如SRAM。

此外，DRAM因为刷新电路、存取电路等设计，使的系统接口的线路较SRAM复杂，SRAM没有刷新电路且接口设计单纯、直觉，如此对电子工程师而言，除非真有SRAM无法满足的高容量、低用电等设计要求，否则都尽可能实行SRAM，因为SRAM的电路设计比DRAM简洁、容易。

正因为SRAM与DRAM有诸多特性是完全相左，以致多年来的应用范畴也各不相同，SRAM多用在少数容量的高速存取应用上，例如高速处理器的高速缓存、高速网络设备（如：

路由器、交换机）的内存等。

而DRAM就用在大量记忆需求的应用上，如激光打印机、高清晰数字电视等。

不过，在手持式应用的设计上，就同时需要DRAM与SRAM的特性，既需要SRAM的电路简洁特性（因为印刷电路板面积小，线路数能减少就少），又需要DRAM的低用电（因使用电池运作）。

此外芯片用数也多在1、2个芯片左右，所以也不易同时使用DRAM芯片与SRAM芯片，只能择一而用。

既然只能择一而用，真正权衡取舍的结果是使用DRAM，但必须将DRAM的存取接口加以简化，作法是将刷新电路改成自行刷新（Self-Refresh），然后接口简化成兼容、近似原有SRAM的接口，如此就成了PSRAM，有时也称PSDRAM。

PSRAM标准各有技术阵营

PSRAM的概念是改变DRAM原有的存取接口设计，使其接口兼容于原有SRAM的存取接口，且在存取的时序等其它特性上也相类似。

不过光有概念还是不够，各业者依然组成了联盟阵营，订立出自己依循的PSRAM规范及标准。

举例来说，由美国柏士（Cypress）、南韩EMLSI、日本Renesas（瑞萨）、台湾Etron（钰创）、南韩Hynix（海力士）、美国美光（Micron）、台湾京典硅旺（Enable）、德国Infineon（英飞凌）、南韩Silicon7、以及台湾华邦电子（Winbond）等所组成的CellularRAM联盟，共同制订CellularRAM的标准，目前已有1.0版、1.5版标准的规范。

CellularRAM并非是唯一的PSRAM标准联盟，恩益禧（NEC）、日本富士通（Fujitsu）、日本东芝（Toshiba）等3家日系半导体业者也合组了CosmoRAM联盟，CosmoRAM的全称为「CommonSpecificationsforMobileRAM」，新版标准为Rev4版。

营销称呼混淆技术分别

PSRAM除了有联盟阵营的标准差异外，另一个让现有电子工程师经常困扰的是PSRAM的名称，例如MoSys公司的独家硅智财技术：

1T-SRAM就常被人以为是PSRAM，但其实两者有所不同，然确实PSRAM有时也被称为1TSRAM。

或者南韩的Silicon7公司将PSRAM称为CCSRAM（CompactCellSRAM）来推行，或如南韩三星将PSRAM称为UtRAM等等，此外PSRAM也容易与Mobile-RAM、MobileSRAM、MobileSDRAM等相近称呼相混淆。

另外CellularRAM阵营的业者有时也直接以CellularRAM来称呼PSRAM。

留心PSRAM业务的转移、改变

附带一提的，由于PSRAM的技术与价格竞争激烈，有些业者已纷纷退出这块市场，例如日本瑞萨（Renesas）就已经退出，并退出CellularRAM联盟，美国柏士半导体/赛普拉斯半导体（Cypress）也将PSRAM部门转售给台湾晶豪科技（EliteSemiconductorMemoryTechnology；ESMT），同时也与Renesas一样退出CellularRAM联盟，但接手的ESMT并没有新增成为该联盟的新会员。

另外德国忆恒/英飞凌（Infineon）将内存部门分立成奇梦达（Qimonda）后，也承接了原有在CellularRAM联盟中的会员身份，此外南韩海力士（Hynix）似乎也停止PSRAM的后续发展。

此外日本东芝（Toshiba）委由台湾华邦电子（Winbond）代产PSRAM，以及欧洲意法半导体（STMicroelectronics；ST）也将PSRAM委交台湾茂德（ProMOS）代产，未来欧、美、日、韩的PSRAM业务都可能转至台湾，一方面过去台湾专长于SRAM，但PSRAM的出现将挤压原有SRAM的市场，为了保有原有的市场必然要跨入PSRAM。

这些产业消长变迁信息，也是电子采购与工程设计人员所必须注意的。

美国柏士／赛普拉斯（Cypress）－CYK512K16SCCA

◆先进的低功耗MoBL（MoreBatteryLife）架构。

◆高速运作性：

55nS、70nS（奈秒）。

◆宽裕的运作电压范畴：

2.7∼3.3V。

◆运作中的耗用电流（典型值）：

2mA（工作频率为1MHz时）。

◆运作中的耗用电流（典型值）：

11mA（工作频率为最高频率时）。

◆待备（Stand-by）时低功耗。

◆芯片未被选择到时自动进入低功耗（Power-Down）状态。

◆适合手机之类的手持式应用。

德国奇梦达（Qimonda）－HYE18P128160AF-12.5

◆1.8V的核心电压与I/O电压。

◆合乎CellularRAM1.0、1.5规范的标准。

◆针对无线应用而设计。

◆可用「异步/分页模式」或「同步爆发」模式运作。

◆异步工作时的存取间隔为70nS/85nS。

◆同步爆发（Syncburst）模式运作时可达66MHz/80MHz/104MHz。

◆免刷新（Refresh）的运作。

◆直接在芯片上设置温度传感器。

美国美光（Micron）－MT45W8MW16BGX

◆合乎CellularRAM1.5规范的标准

◆支持异步、分页、以及爆发等模式的运作

◆随机存取时间：

70nS

◆合乎欧洲RoHS规范与大陆RoHS规范

◆核心电压工作范畴：

1.7V∼1.95V

◆I/O电压工作范畴：

1.7V∼3.3V

◆适合的应用：

医疗、商业与产业、车用、安全、行动、扫描仪

◆适合的应用：

导航定位、测试与量测、消费性手持式装置、电信

台湾钰创（Etron）－EM567168BC

◆记忆组织：

2Mx16。

◆快速的周期时间：

55nS、70nS。

◆待备（Stand-by）状态下的用电：

100uA。

◆深度低功耗（DeepPower-Down）下的用电：

10uA（数据不可存取）。

◆数据存取宽度的控制：

LB#（DQ0∼7）、UB#（DQ8∼15）。

◆相容于低功耗的SRAM（LowPowerSRAM）。

◆单一的供电电压：

3.0V正负0.3V。

◆封装型态：

48个接脚，FBGA封装，6x8mm尺寸。

南韩EMLSI－EM7164SU16

◆记忆组织：

1Mx16。

◆工作电压范畴：

2.7V∼3.3V。

◆分立的I/O供电（VccQ）与核心供电（Vcc）。

◆三态输出（高、低、浮接）。

◆透过#UB接脚、#LB接脚可控制字节（Byte）的读写。

◆运用#ZZ接脚可支持直接深度低功耗（DirectPowerDown）控制。

◆自动化的TCSR可节省用电。

◆芯片封装方式：

48个接脚，FPBGA封装，6.0x7.0尺寸。

南韩海力士（Hynix）－HY64UD16322M

◆记忆组织：

2Mx16。

◆CMOS制程技术。

◆逻辑准位兼容于TTL，并具备三态（Tri-State）输出。

◆深度低功耗（DeepPower-Down）模式。

◆标准的接脚组态配置：

48个接脚，FBGA封装。

◆透过/LB、/UB接脚可行使数据屏蔽（DataMask）功效。

◆工作电压范畴：

2.7V∼3.3V。

◆工作温度范畴：

摄氏-25∼85或-40∼85度。

南韩Silicon7－SV6P3215UFB

◆标准的异步SRAM接口。

◆已历验证的SiliconCompactCellSRAM可用于高密度、低功耗与成本取向的应用。

◆记忆组织：

2Mx16。

◆工作电压范畴：

2.7V∼3.3V。

◆封装方式：

48个接脚，FPGA封装。

◆逻辑准位兼容于TTL，并具备三态（Tri-State）输出。

◆适合的应用：

手机、PDA、以及其它用电池运用的消费性产品。

◆运作上可选择正常（Normal）模式或双CS（DualCS）模式。

南韩三星半导体（Samsung）－K1S56161CM

◆使用CMOS制程技术。

◆记忆组织：

16Mx16。

◆内部的TCSR。

◆工作电压范畴：

2.7V∼3.1V。

◆存取间隔速度：

70nS。

◆工作温度范畴：

摄氏-40∼85度。

◆100%回溯兼容于SRAM接口。

◆支持分页（Page）模式。

针对手机高容量存储的需求，Spansion公司推出了ORNAND架构，采用MirrorBit技术，具有每单位双比特/4比特的特点，一方面加大了存储容量，同时又具有很快的读取速度，还无需纠错，既具有了NAND的大容量，又具有了NOR的读取速度快的特点。

目前，ORNAND架构容量可以达到1Gb，采用90nm工艺后，容量将达到2Gb。

2007年，随着采用65nmQuadBit技术，容量可以达到8Gb。

除了在3G手机市场里面，ORNAND还可以应用在嵌入式市场中的需要的存储卡应用，比如电子辞典、电子图书、MP3播放器、具有安全功能的USB、汽车导航等等应用。

iSuppli公司拆解的手机中还有一款是高端手机,这款手机采用了256MNOR闪存、128MpSRAM和1G的OneNAND闪存。

另外,其中的一款中端手机还带有外接存储插槽。

这些手机的存储方案均采用了多芯片封装。

三星电子此前开发的OneNAND目前已经得到广泛应用。

它在一块芯片上整合了NAND存储内核和NOR控制接口，并直接加入高性能SRAM内存作为芯片的读写缓存。

这种结构使整个芯片的性能指标接近NOR闪存，同时容量和成本指标与NAND闪存接近。

目前面世的闪存主要分为NOR型和NAND型两大类。

NOR闪存有独立的地址线和数据线，速度较快，但是价格高，容量较小。

NAND型闪存成本较低，容量大，但是速度较慢。

　　NAND型闪存又分为SLC和MLC两种类型。

其区别在于每个储存单元储存信息的多寡。

不同的结构决定了SLC的读写性能、寿命、可靠性较高，而MLC则在容量和成本方面占优势。

三星电子日前开发出了一款新型整合芯片，取名“OneDRAM”。

它采用双接口结构，整合了通常被简称为RAM或系统内存的静态RAM（SRAM）和动态RAM（DRAM）。

该芯片频率为133MHz，总容量为512Mbits。

　　据外电报道，手机一类的嵌入式设备通常都包含了一个通用的处理器和一个用来处理特定任务的应用处理器，OneDRAM可以做为一个共享存储放置在它们中间，供它们同时使用。

据三星称，OneDRAM分配给两者的空间可以动态调整。

　　三星声称，它的这种设计结构将可以使耗电量减少30％，模块所占空间减少50％，手机和游戏机的运行速度可因此提高5倍。

　　三星预计该产品2007年下半年即可引入到手机产品上。

SRAM、DRAM、硬盘、ROM、RAM、EPROM、FLASH区别和联系

默认分类2009-03-2617:

40:

09阅读1472评论2  字号：

大中小 订阅

SRAM和DRAM的区别和联系：

（电脑中的内存属于DRAM，CPU中的二级缓存属于SRAM）

存储原理

　　RAM（RandomAccessMemory）随机存取存储器，主要的作用就是存储代码和数据供CPU在需要的时候调用。

　　但是这些数据并不是像用袋子盛米那么简单，更像是图书馆中用有格子的书架存放书籍一样，不但要放进去还要能够在需要的时候准确的调用出来，虽然都是书但是每本书是不同的。

　　对于RAM等存储器来说也是一样的，虽然存储的都是代表0和1的代码，但是不同的组合就是不同的数据。

　　让我们重新回到书和书架上来，如果有一个书架上有10行和10列格子（每行和每列都有0-9的编号），有100本书要存放在里面，那么我们使用＋个行的编号＋个列的编号就能确定某一本书的位置。

如果已知这本书的编号87，那么我们首先锁定第8行，然后找到第7列就能准确的找到这本书了。

　　在RAM存储器中也是利用了相似的原理。

　　现在让我们回到RAM存储器上，对于RAM存储器而言，数据总线是用来传入数据或者传出数据的。

因为存储器中的存储空间是如果前面提到的存放图书的书架一样通过一定的规则定义的，所以我们可以通过这个规则来把数据存放到存储器上相应的位置，而进行这种定位的工作就要依靠地址总线来实现了。

　　对于CPU来说，RAM就象是一条长长的有很多空格的细线，每个空格都有一个唯一的地址与之相对应。

　　如果CPU想要从RAM中调用数据，它首先需要给地址总线发送地址数据定位要存取的数据，然后等待若干个时钟周期之后，数据总线就会把数据传输给CPU。

　　下面的示意图可以帮助你很好的理解这个过程。

　　上图中的小园点代表RAM中的存储空间，每一个都有一个唯一的地址线同它相连。

　　当地址解码器接收到地址总线送来的地址数据之后，它会根据这个数据定位CPU想要调用的数据所在的位置，然后数据总线就会把其中的数据传送到CPU。

　　上面所列举的例子中，CPU在一行数据中每次存取一个字节的数据，但是在现实世界中是不同的，通常CPU每次需要调用32bit或者是64bit的数据（这是根据不同计算机系统的数据总线的位宽所决定的）。

如果数据总线是64bit的话，CPU就会在一个时间中存取8个字节的数据，因为每次还是存取1个字节的数据，64bit总线将不会显示出来任何的优势，工作的效率将会降低很多。

从“线”到“矩阵”

　　如果RAM对于CPU来说仅仅是一条“线”的话，还不能体现实际的运行情况。

因为如果实际情况真的是这样的话，在实际制造芯片的时候，会有很多实际的困难，特别是在需要设计大容量的RAM的时候。

　　所以，一种更好的能够降低成本的方法是让存储信息的“空格”排列为很多行，每个“空格”对应一个bit存储的位置。

这样，如果要存储1024bits的数据，那么你只要使用32x32的矩阵就能够达到这个目的了。

很明显，一个32x32的矩阵比一个1024bit的行设备更紧凑，实现起来也更加容易。

　　请看下图。

　　知道了RAM的基本结构是什么样子的，我们就下面谈谈当存储字节的过程是怎样的。

　　上面的示意图显示的也仅仅是最简单状态下的情况，也就是当内存条上仅仅只有一个RAM芯片的情况。

　　对于X86处理器，它通过地址总线发出一个具有22位二进制数字的地址编码，其中11位是行地址，另外11位是列地址，这是通过RAM地址接口进行分离的。

　　行地址解码器（rowdecoder）将会首先确定行地址，然后列地址解码器（columndecoder）将会确定列地址，这样就能确定唯一的存储数据的位置，然后该数据就会通过RAM数据接口将数据传到数据总线。

　　另外，需要注意的是，RAM内部存储信息的矩阵并不是一个正方形的，也就是行和列的数目不是相同的，行的数目比列的数目少。

　　上面的示意图粗略的概括了一个基本的SRAM芯片是如何工作的。

　　SRAM是“staticRAM（静态随机存储器）”的简称，之所以这样命名是因为当数据被存入其中后不会消失。

　　DRAM动态随机存储器不同，DRAM必须在一定的时间内不停的刷新才能保持其中存储的数据。

　　一个SRAM单元通常由4-6只晶体管组成，当这个SRAM单元被赋予0或者1的状态之后，它会保持这个状态直到下次被赋予新的状态或者断电之后才会更改或者消失。

　　SRAM的速度相对比较快，而且比较省电，但是存储1bit的信息需要4-6只晶体管制造成本太高了。

　　DRAM只要1只晶体管就可以实现。

SRAM芯片

　　早期的SRAM芯片采用了20线双列直插（DIP：

DualInlinePackage）封装技术，它们之所以具有这么多的针脚，是因为它们必须：

　　1）每个地址信号都需要一根信号线；

　　2）一根数据输入线和一根数据输出线；

　　3）部分控制线（WriteEnable,ChipSelect）；

　　4）地线和电源线。

　　上图显示的是SRAM芯片，但是并不是下面示意图中的SRAM芯片。

　　下面的是一个16Kx1-bitSRAM芯片的针脚功能示意图。

　　1）A0-A13是地址输入信号引脚；

　　2）/CS是芯片选择引脚，在一个实际的系统中，一定具有很多片SRAM芯片，所以需要选择究竟从那一片SRAM芯片中写入或者读取数据；

　　3）/WE是写入启用引脚，当SRAM得到一个地址之后，它需要知道进行什么操作，究竟是写入还是读取，/WE就是告诉SRAM要写入数据；

　　4）Vcc是供电引脚；

　　5）Din是数据输入引脚；

　　6）Dout是数据输出引脚；

　　7）GND是接地引脚；

　　8）OutputEnable（OE），有的SRAM芯片中也有这个引脚，但是上面的图中并没有，这个引脚同/WE引脚的功能是相对的，它是让SRAM知道要进行读取操作而不是写入操作。

　　从Dout引脚读取1bit数据需要以下的步骤：

　　1）通过地址总线把要读取的bit的地址传送到相应的读取地址引脚，这个时候/WE引脚应该没有激活，所以SRAM知道它不应该执行写入操作；

　　2）激活/CS，选择该SRAM芯片；

　　3）激活/OE引脚，让SRAM知道是读取操作；

　　第三步之后，要读取的数据就会从DOut引脚传输到数据总线。

　　写入1bit数据的过程如下：

　　1）通过地址总线确定要写入信息的位置，确定/OE引脚没有被激活；

　　2）通过数据总线将要写