一板通.docx
- 文档编号:4275402
- 上传时间:2022-11-28
- 格式:DOCX
- 页数:10
- 大小:77.10KB
一板通.docx
《一板通.docx》由会员分享,可在线阅读,更多相关《一板通.docx(10页珍藏版)》请在冰豆网上搜索。
一板通
(一板通)硬件电路设计流程系列
(一板通)硬件电路设计流程系列--方案设计
(1)主芯片选型 发布时间:
2010-10-2011:
46:
36
平台的选择很多时候和系统选择的算法是相关的,所以如果要提高架构,平台的设计能力,得不断提高自身的算法设计,复杂度评估能力,带宽分析能力。
常用的主处理器芯片有:
单片机,ASIC,RISC(DECAlpha、ARC、ARM、MIPS、PowerPC、SPARC和SuperH),DSP和FPGA等,这些处理器的比较在网上有很多的文章,在这里不老生常谈了,这里只提1个典型的主处理器选型案例。
比如市场上现在有很多高清网络摄像机(HD-IPNC)的设计需求,而IPNC的解决方案也层出不穷,TI的解决方案有DM355、DM365、DM368等,海思提供的方案则有Hi3512、Hi3515、Hi3520等,NXP提供的方案有PNX1700、PNX1005等。
对于HD-IPNC的主处理芯片,有几个主要的技术指标:
视频分辨率,视频编码器算法,最高支持的图像抓拍分辨率,CMOS的图像预处理能力,以及网络协议栈的开发平台。
Hi3512单芯片实现720P30H.264编解码能力,满足高清IPCamera应用,Hi3515可实现1080P30的编解码能力,持续提升高清IPCamera的性能。
DM355单芯片实现720P30MPEG4编解码能力,DM365单芯片实现720P30H.264编解码能力,DM368单芯片实现1080P30H.264编解码能力。
DM355是2007Q3推出的,DM365是2009Q1推出的,DM368是2010Q2推出的。
海思的同档次解决方案也基本上与之同时出现。
海思和TI的解决方案都是基于linux,对于网络协议栈的开发而言,开源社区的资源是没有区别的,区别的只在于芯片供应商提供的SDK开发包,两家公司的SDK离产品都有一定的距离,但是linux的网络开发并不是一个技术难点,所以并不影响产品的推广。
作为IPNC的解决方案,在720P时代,海思的解决方案相对于TI的解决方案,其优势是支持了H.264编解码算法,而TI只支持了MPEG4的编解码算法。
虽然在2008年初,MPEG4的劣势在市场上已经开始体现出来,但在当时这似乎并不影响DM355的推广。
对于最高支持的图像抓拍分辨率,海思的解决方案可以支持支持JPEG抓拍3MPixels@5fps,DM355最高可以支持5MPixels,虽然当时没有成功的开发成5MPixel的抓拍(内存分配得有点儿问题,后来就不折腾了),但是至少4MPixel的抓拍是实现了的,而且有几个朋友已经实现了2560x1920这个接近5MPixel的抓拍,所以在这一点上DM355稍微胜出。
因为在高清分辨率下,CCD传感器非常昂贵,而CMOS传感器像原尺寸又做不大,导致本身在低照度下就性能欠佳的CMOS传感器的成像质量在高分辨率时变差,于是TI在DM355处理器内部集成了一个叫做ISP的图像预处理模块,它由CCDC,IPIPE,IPIPEIF和H3A模块组成,能帮助实现把CMOS的RAWDATA(一般是指Bayer格式数据)转成YCbCr数据,同时实现包括白平衡调节,直方图统计,自动曝光,自动聚焦等采用CMOS解决方案所必须的功能,故DM355处理器就可以无缝的对接各种图像传感器了。
而海思的解决方案对于CMOS的选择就有局限性,它只能用OVT一些解决方案,因为OVT的部分Sensor集成了图像预处理功能。
但是DM355不仅可以接OVT的解决方案,还可接很多其他厂家的CMOSsensor,比如Aptina的MT9P031。
所以在图像预处理能力方面,DM355继续胜出。
在IPNC这个领域,只要每台挣1个美金就可以开始跑量,所以在那个时代,很少有人会去死抠H.264和MPEG4的性能差异,而且TI已经给了市场一个很好的预期,支持H.264的DM365很快就会面世。
所以IPNC这个方案而言,当时很多企业都选择了DM355的方案。
有些朋友现在已经从DM355成功过渡到DM365、DM368,虽然你有时候会骂TI,为什么技术不搞得厉害点,在当年就一步到位,浪费了多少生产力。
但是技术就是一点一点积累起来,对于个人来不得半点含糊,对于大企业,他们也无法大跃进。
DM355的CMOS预处理技术也有很多Bug,SDK也有很多bug,有时会让你又爱又恨,但是技术这东西总是没有十全十美的,能在特定的历史条件下,满足市场需求,那就是个好东西。
当然海思的解决方案在DVS、DVR方面也大放异彩,一点也不逊色于TI的解决方案。
其它芯片的选型则可以参考各芯片厂商官方网站的芯片手册,进行PK,目前大部分芯片厂商的芯片手册都是免NDA下载的,如果涉及到NDA问题,那就得看个人和公司的资源运作能力了,一般找一下国内相应芯片的总代理商,沟通一下,签个NDA还是可以要到相应资料的。
每隔一周上各IC大厂的官方主页,关注一下芯片发展的动态这是每个电子工程师的必须课啊,这不仅为了下一个方案设计积累了足够的资本,也为公司的产品策略做足了功课。
(一板通)硬件电路设计流程系列--方案设计
(2)芯片选购 发布时间:
2010-10-2210:
21:
51
芯片采购是电子电路设计过程中不可或缺的一个环节。
一般情况下,在各IC大厂上寻找的芯片,只要不是EOL掉的芯片,一般都能采购到。
但是作为电子电路的设计者,很少不在芯片采购问题上栽过。
常见的情况有以下几种:
1,遇到经济危机,各IC厂商减产,导致芯片供货周期变长,有些IC厂商甚至提出20周货期的订货条件。
印象很深的2009年上半年订包PTH08T240WAD,4-6周就取到了货,可是到了2009年下半年,要么是20周货期,要么就是价格翻一番,而且数量只有几个。
2,有些芯片虽然在datasheet上写明了有工业级产品,但是由于市场上用量非常少,所以导致IC厂商生产非常少,市场供货也非常紧缺,这就让要做宽温工业级产品的企业或者军工级产品的企业付出巨大的代价。
3,有些芯片厂商的代理渠道控制得非常严格,一些比较新的芯片在一般的贸易商那采购不到,只能从代理商那订。
如果数量能达到一个MPQ或者MOQ的要求,一般代理商就会帮你采购。
但是如果只是要一两个工程样品,那么就得看你和代理商的关系了,如果你刚进入这个行业的话,那很有可能你就无法从代理商这获得这个工程样片。
4,有些芯片是有限售条件,如果芯片是对中国限售而不对亚洲限售的话,一般可以通过新加坡搞进来,如果芯片是对亚洲限售的话,那采购难度得大大的增加,采购的价格也会远远超出你的想象空间。
先看一个芯片采购案例:
之前我给一朋友推荐了一个FPGA芯片,他后来给我发了一段聊天记录,如下:
2010-8-39:
13:
12ABXC6SLX16-2CSG225C订货250.00
2010-8-39:
22:
10BA订货多久呢?
2010-8-39:
22:
37AB2周
2010-8-1314:
22:
47ABXC6SLX16-2CSG225C这个型号,你那天跟我定的,本来是货期两周的,但是这个型号属于敏感型号,禁运国内的,我们要第三方去代购,所以现在货期要5周左右,你看能接受吗?
注:
B为芯片采购商,A为芯片供应商
回顾一下当时发生的情形:
2010-8-3,B设计好方案,确定好芯片型号后,因为芯片型号比较新,害怕芯片买不到,于是向芯片供应商A确定了一下芯片的货源情况,当获知价格和货期之后,B非常高兴,非常满意地跟我说,你推荐的芯片性价比真不错,等原理图设计完之后,就马上去订货。
2010-8-13,B设计完原理图后,B要向A下单时,突然收到A的上述回复,于是他一下子就蒙了,因为2周就可以完成PCBlayout,1周就可以完成PCB加工生产。
也就意味着B即使2010-8-13下单,也得干等2周的时间才能开始焊接调试。
(最后A这供应商又获知这芯片是对中国禁售的,没有办法帮B搞定,最后B从另外一家芯片贸易商那花了5周的时间才采购到,而且价格涨到了450)
耽误2周可能还算是少的了,遇到其他特殊情况,芯片搞不到也都是有可能的,如果是原理图设计好了之后遇到这种情况的话,那简直就要哭了,如果是等PCBlayout好了之后再遇到这种情况的话,那就是欲哭无泪了。
所以建议在芯片方案确定之后,就马上下单采购芯片,芯片询价时获得的价格和货期消息有时并不一定准确,因为IC行业的数据库的更新有时具有一定的滞后性,只有下单后等到供应商的合同确认,那才算尘埃落定。
(一板通)硬件电路设计流程系列--方案设计(3)功耗分析与电源设计 发布时间:
2010-10-2714:
19:
19
分析系统主芯片对纹波的要求
由于直流稳定电源一般是由交流电源经整流稳压等环节而形成的,这就不可避免地在直流稳定量中多少带有一些交流成份,这种叠加在直流稳定量上的交流分量就称之为纹波,纹波对系统有很多负面的影响,比如纹波太大会造成主处理器芯片的重启,或者给某些AD,DA引入噪声。
一个典型的现象就是,如果电源的纹波叠加到音频DA芯片的输出上,则会造成嗡嗡的杂音。
下表是设计中所使用芯片对纹波的要求,以及电源芯片能够提供的纹波范围,纹波是选择电源芯片的重要参数,这里只列举一两个芯片进行说明:
芯片纹波统计表
分析系统主芯片的电压上电顺序要求
当今的大多数电子产品都需要使用多个电源电压。
电源电压数目的增加带来了一项设计难题,即需要对电源的相对上电和断电特性进行控制,以消除数字系统遭受损坏或发生闭锁的可能性。
一般这个在芯片手册中会有详细说明,建议遵守芯片手册中的要求进行设计。
分析系统所有芯片的功耗
统计板卡上用到的所有芯片的功耗,大部分芯片的功耗在芯片手册上都有详细说明,部分芯片的功耗在手册上没有明确写明,比如FPGA,这时候可以根据以往设计的经验值,或者事先将FPGA的逻辑写好,借助EDA工具进行统计,比如ISE的XpowerAnalyzer,下面的表格是一个功耗分析的统计案例。
注:
因为数据比较多,所以这里只选择了3.3V的几个芯片作为代表进行统计。
论证选择的电源方案能否满足以上的所有要求
根据对上电顺序的要求,纹波以及功耗的分析,选择正确的电源方案。
电源设计是一个细活,数据统计整理是一个不可缺少的工种,养成良好的设计习惯,是“一板通”必需的环节。
电源方案的选择,学问非常多,分析的文章更是数不胜数。
在这里只列举几个规律性的东西。
在消费级产品里面,由于成本非常敏感,散热要求比较高,所以一般倾向于DC/DC的解决方案,而且现在越来越多倾向于PowerManagementMulti-ChannelIC(PMIC)的解决方案。
DC/DC的一个比较大的缺点就是纹波大,另外如果电感和电容设计不合理的话,电压就会很不稳定。
印象非常深的就是有一次用DC/DC给FPGA供电时,根据FPGA的PowerDistributionSystem(PDS)分析,加了足够多的330uF钽电容,结果DC/DC就经常出问题,所以DC/DC的设计一定要细心。
大功率电路设计时,电感的选择也非常的关键,参考设计中很多电感型号在北京中发电子市场或者深圳赛格广场上都是买不到的,而国内市场上的替代品往往饱和电流要小于参考设计中电感的要求值,所以建议设计时也要先买到符合要求的电感之后,再开始做电感的Footprint。
在非消费品领域,LDO、电源模块用得相对较多,因为电源纹波小,设计简单。
我初学电路的时候,当时就特怵DC/DC的设计,所以当时一直用的LDO和电源模块,直到后来开始设计消费级产品,因为成本的考虑,才不得不开始设计DC/DC,不过现在IC设计厂商已经基本上都把MOSFET集成到芯片里面去了,所以DC/DC的设计的复杂度也变小了。
(一板通)硬件电路设计流程系列—EDA设计工具 发布时间:
2010-11-0719:
05:
49
硬件设计离不开EDA设计工具,在大学本科时代,当年教学中用得最多的工具是Protel99SE和ProtelDXP。
当时老师布置的作业,或者参加电子设计大赛的作品,基本上都用这两个版本的EDA工具来完成。
由于时间久远,印象已经不是很深了,仅有的一点印象是Protel提供的常用器件库还是比较丰富的,在懒于设计封装库的时候,最高兴的事情,莫过于在Protel的lib中找到一个自己想要使用的器件。
这里不得不提一个小插曲,刚开始设计单层PCB板时,PCBlayout竟然依赖于Protel的自动布线工具,由于是单层板,布线工具都无法完成设计,所以还得手动飞10几根线,而每通过努力减少一根飞线,就会激动不已。
刚学PCBlayout时,作业完成时,大家讨论最多的不是电路正确与否,而是飞线的数量。
为了完成作业,当时大家都甘于用单层PCB板加飞线的模式来实现,有时候还会用“面包板”来辅助完成,而不考虑多层板的设计。
这主要是环境问题,学校的电子工艺实习基地只免费提供设计单面板,要设计多层板,就得自己掏钱到外面去做,故大家只能作罢,在单面板的飞线训练中满足自己初萌的电子情感。
虽然在后来的毕业设计和研究生项目设计,以及后来的工作中都没有再用过Protel,但是现在如果跟以前的同学聊起来,估计最亲切的EDA工具还是Protel,不得不承认Altium的Protel大学计划开展的多么成功。
步入本科毕业设计阶段,要完成一个视频采集压缩系统。
当时实验室的所有师兄师姐都没有人用Protel了,为了继承他们已有的封装库资源,为了在半年内能够完成这个项目,只好选择他们最熟悉的MentorGraphicWG2004。
当时最痛苦的莫过于制作FPGA的symbol库了,1000多条腿,印象比较深的就是经常做symbol库做一半时,死机又忘保存了。
WG2004的原理图设计工具已经留不下什么印象了,配套使用的ExpeditionPCB的“推挤”功能还算比较强大,PCBlayout时比用Protel时舒服多了。
再后来就是到某公司实习阶段,他们原理图工具用的是Cadence的ConceptHDL,ConceptHDL画原理图时,比较耗CPU资源,有时也会把机子搞死。
虽然后来工作工程中也没有再用ConceptHDL画过原理图,但是,期间学会了用AllegroPCBLibrarianpartdeveloper结合Excel的方法来设计symbol库,到目前为止,我一直认为这是做symbol的一个非常好的工具。
工作阶段,在面对着CaptureCIS简洁的设计风格,CPU资源消耗极低,工业界又有这么多CaptureCIS参考设计解决方案的诱惑下,再次更换原理图设计工具。
AllegroPCB比较吸引我的一个地方,就是其sub-drawing功能,这个功能使得电路模块化,模块重用成为了可能,同时此功能还使多人协作设计PCB成为了可能。
研究生阶段,有个PCBlayout项目比较庞大,有2万多腿,但是功能模块化比较明显,主体系统可以分为一个FPGA模块,一个ARM子系统模块,于是我们将PCBlayout任务分由两个人来完成,这样就把设计时间缩短了近一半。
协作完成PCBLayout工作,这必然也是日后电路系统必然要面对的一个问题。
现在终于形成了比较稳定的EDA工具组合:
AllegroPCBLibrarianpartdeveloper设计symbol,CaptureCIS设计原理图,AllegroPCB设计Footprint和PCB。
EDA工具选择的时候,其实往往都摆脱不了资源的限制问题和环境的限制问题。
而对于EDA工具的选择,最好的工具就是你最熟练的工具,EDA只是用来实现你想法的一个工具,所以并不用太在意,每个EDA工具都会有他一些独特的优点。
(一板通)硬件电路设计流程系列--原理图设计 发布时间:
2010-11-2422:
21:
34
1 设计前的准备工作
1.1 规划好各种电容值,电阻值,电感值,磁珠,二极管的封装
1.1.1 陶瓷电容,统一命名为C…
0.1Uf,0.01Uf,0.001uF的建议用C0402封装,这样Layout时,才能尽可能的把去耦电容放到BGA的底下,减少引线电感
1uF以下的不常见电容用C0603(如560pF,27pF,10pF等)
2.2uF-10uF的建议用C0805
1.1.2 极性电容*_P
使用极性电容时,要考虑耐压值,比如同为100UF,封装不同,耐压值就不同
47uF以上建议用C3528_P的
22uF-47uF的用C1206_P
1.1.3 电阻,统一命名为R….
0ohm,22ohm,33ohm,10K,20k,2k等用量比较大的,建议用R0402,以减小PCB板的使用面积
其它阻值的电阻,包括精密电阻封装建议用R0603
功率电阻,要考虑耐功率大小
1.1.4 电感,统一命名为L…
选定电感的封装的时候,一定要做市场实地调查,同时要考虑电感要承受的电流大小。
建议先评估好电流大小之后,再根据电流的大小去市场上购买电感,然后再回来做封装。
1.1.5 磁珠,统一命名为L…
1.1.6 LED灯,统一命名为LED…
1.2 规划各芯片的封装,封装名(footprint)
库(footprint)可以先不做,但是封装名(footprint)要先定义出名字
1.3 设计Symbol
从芯片供应商的官方网站上找symbol,或者借助Capture的InternetComponentAssistant(ICA)进行检索,如果再找不到就只能自己做symbol了,方法还是建议用把芯片手册中的PINnumber和PINname复制,粘贴,整理到excel中,然后复制到AllegroPCBLibrarianpartdeveloper中,制作完毕之后再转成Capture的格式。
2 Review原理图时的注意事项
1. 不能完全相信公版的设计,比如TI某开发板供应商提供了一款DSP的原理图,但是该DSP的原理图的核心芯片的封装和TI现在产品库里面的却不相同,原因就是该开发板供应商当时设计时用的是TI的样片,而该样片和后来release的产品的封装不同。
2. 注意逻辑电平的匹配,USB的输出是5V的,USB模块相关芯片的逻辑电平有可能是5V,此时其它模块芯片的3.3V控制信号就可能需要进行电平转换后,才能与其相连。
3. **板模式设计时,地和电源的引脚不能太少,这样能保证电流的供应
4. 电源,地的命名是否采用全局信号名,如果用的不是全局信号名,那么不同页间的电源,地网络是不会连在一起的
5. 电源和地的命名要注意check,可以用PropertyEditor的Globals进行检查。
如果原理图是继承了很多版本的参考设计,在复制粘贴的过程中,往往会出现一些孤立电源网络点,或者命名不统一的网络。
6. 用Annotate生成页间连接符,注意页码符号,一定要在相应的页找到该网络名,避免孤立网络的出现(对于总线,总线中的一根信号线和别的页连了,但是其它信号线没有,这时候,这个总线也是有页间连接符的,这时不易察觉出问题)。
7. 检查每个器件的引脚,确定其是否相连,因为有时候可能画的线靠得很近却没有相连在一起。
8. 检查信号线的特别是数据总线和地址总线的顺序是否正确,比如可能应该是1……15对应1……15的,却写成了1……15对应15……1。
9. 用网络名的方式来连接两引脚时,注意命名的统一,比如PROM那边的有个网络名叫做D0(阿拉伯数字0),FPGA这边有个网络名叫做DO(大写英文字母O),他们本来是应该连在一起的,但是由于网络名不一样,所以结果生成的网表中,这两个引脚就没有连在一起。
所以对于采用网络名来连接引脚时,建议用复制粘贴的方式。
10. 进行PCBlayout前,一定要导出bom,对电阻电容的封装重新审定一下,有时会发现同一容值的电容却采用不同的封装,这会给采购和焊接增加不必要的开销。
原理图设计最重要的是方案设计的思想,该注意的事项也远不只上述10点,上面只是起一个抛砖引玉的作用,原理图设计最重要的还是细心。
(一板通)硬件电路设计流程系列--PCB设计 发布时间:
2010-12-1919:
15:
02
1.1 PCBlayout的设计流程
1. 全局宏观布局
2. 设计好叠层
3. 抓模块,模块内的短连线可以先进行;
4. 非BGA的模块内的电源连线可以放到最后,用铜皮或者粗line连接;
5. BGA的孔要先全部打好,规划好电容的放置位置,所以要根据电源引脚的分布来处理,具体的处理方法是先给BGA规划一个区域,同时把旁路电容都放进BGA底下,通孔朝两侧落开。
6. 微观调整布局
7. BGA附近的电源阳板敷铜
8. 把所有的短线都先连接完毕
9. 开始进行长线连接,接插件的线可以最晚连,或者说是最离中心区域最远的地方的先可以最晚连
10. 大面积的阳板敷铜开始进行
11. 阴板敷铜
12. DRC
13. 调整丝印
1.2 ReviewPCBlayout时的注意事项
1. 全局连线留到最后,否则布局一调整,连线都得重新换
2. 散热的PAD不能设计得太小,这样可以避免在芯片下面打孔,从而避免散热PAD和VIA短路
3. 机械孔尽量不经过“丝印”,否则这些字都会被机械孔破坏掉
4. 有些器件下面要设置ROUTEKEEPOUT,比如金属壳的表贴器件
5. 器件做封装的时候一定要设置一个bound的范围,避免器件的碰撞,比如在板子的背面放一个硬盘,那么在硬盘对应的正面区域就不能有接插件
6. 敷铜的时候,离板子的边界一定要有一定的距离,避免生产加工的时候,造成短路
7. 如果要贴片用机器生产的话,那么要加定位点
8. BGA区域背面进行布局时,建议横竖两个方向,各布一行一列电容。
这样做有几个目的:
(1),在BGA的封装下面放置电容,可以保证这些去耦电容与BGA电源,地之间的连线尽可能的短,这样可以减小阻抗,符合PDS设计规范。
(2),放置了电容过后,那么在这一行,列中就不可能再打孔,这样有利于以后电源平面的划分,可以保证能够铺铜能铺到BGA的内部。
9. 在布线的时候,走线应该尽量不要在里层和表层,尤其是比较长的连线更不要走在里层和表层,这样有助于减小EMI。
多年没有进行大规模PCB的设计,上面的这些记录是4年前自己设计一个8层板,以及3年前指导两个师弟完成一个10层双FPGA板的设计时留下的,故上述PCB设计时的注意事项也仅起抛砖引玉作用,希望更多该领域的专家能一起分享他们的经验。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 一板通