数字逻辑期末复习题.docx
- 文档编号:4187844
- 上传时间:2022-11-28
- 格式:DOCX
- 页数:35
- 大小:484.27KB
数字逻辑期末复习题.docx
《数字逻辑期末复习题.docx》由会员分享,可在线阅读,更多相关《数字逻辑期末复习题.docx(35页珍藏版)》请在冰豆网上搜索。
数字逻辑期末复习题
23.(本题满分10分)分析图示逻辑电路,求出F的逻辑函数表达式,化简后用最少的与非门实现之,并画出逻辑电路图。
解:
F[A(BC)(BC)][AC(BC)(BC)]
A(BC)(BC)AC(BC)(BC)
A(BCBC)AC(BCBC)
ABCABCABC
ABCABCABC
、选择题(每小题2分,共20分)
1.八进制(273)8中,它的第三位数2的位权为___B,
A.
FAB
B.
F
AB
C
C.
FAB
AC
D.
F
AB
BC
3.数字系统中,采用C―以将减法运算转化为加法运算。
A.原码B.ASCII码C.补码D.BCD码
4•对于如图所示波形,其反映的逻辑关系是—B。
A——1
I
1
B
□
C
UL_
_JU
8.如图所示电路,若输入CP脉冲的频率为100KHZ则输出Q的频率为D。
10•下图是共阴极七段LED数码管显示译码器框图,若要显示字符“5”,则译码器输出a〜g应为C。
A.0100100B.1100011C.1011011D.0011011
11.TTL电路的电源是_5__V,高电平1对应的电压范围是__2.4-5V
12.N个输入端的二进制译码器,共有___2N个输出端。
对于每一组
输入代码,有1—输出端是有效电平。
13.给36个字符编码,至少需要6二进制数。
14.存储12位二进制信息需要12个触发器
15.按逻辑功能分类,触发器可分为_RS__、__D___JK__、_T_等四种类型。
16.对于D触发器,若现态Q,=0,要使次态Q+1=0,则输入D=__0。
17.请写出描述触发器逻辑功能的几种方式—特性表、特性方程、状态
图、波形图。
18.多个集电极开路门(OC门)的输出端可以线与。
19.T触发器的特性方程是___Qn1TQn,当T=1时,特性方程为
—Qn1Q7,这时触发器可以用来作—2分频器。
20•构造一个十进制的异步加法计数器,需要多少个__4_虫发器。
计数器的进位Cy的频率与计数器时钟脉冲CP的频率之间的关系是
1:
10。
得分
评卷人
三、分析题(共40分)
21.(本题满分6分)用卡诺图化简下列逻辑函数
F(A,B,C,D)m(0,1,2,8,9,10,12,13,14,15)
解:
画出逻辑函数F的卡诺图。
得到
(1)试写出电路次态输出Qn1逻辑表达式。
(2)画出Q,Q的波形。
23.(本题满分10分)分析图示逻辑电路,求出F的逻辑函数表达式,化简后用最少的与非门实现之,并画出逻辑电路图。
解:
F[A(BC)(BC)][AC(BC)(BC)]
A(BC)(BC)AC(BC)(BC)
A(BCBC)AC(BCBC)
ABCABCABC
ABCABCABC
24.(本题满分16分)今有A、B、C三人可以进入某秘密档案室,但条件是A、B、C三人在场或有两人在场,但其中一人必须是A,否则报警系统就发出警报信号。
试:
(1)列出真值表;
(2)写出逻辑表达式并化简;(3)画出逻辑图。
解:
设变量A、B、C表示三个人,逻辑1表示某人在场,0表示不在场。
F表示警报信号,F=1表示报警,F=0表示不报警。
根据题意义,列出真值表
A
B
C
F
0
0
0
01
0
0
1
1
0
1
0
1
0
1
1
1
1
0
0
1
1
0
1
0
1
1
0
0
1
1
1
0
由出真值表写出逻辑函数表达式,并化简
FABCABCABCABCACC(AB)画出逻辑电路图
25.3-8译码器74LS138逻辑符号如图所示,S1、S2、S为使能控制端
试用两片74LS138构成一个4-16译码器。
要求画出连接图说明设计方案。
_1(i__ca_<1__o__on
Y7Y6Y5Y4Y3Y2YiYo
74LS138
A2AiAoSiS2S3
Q
26.下图是由三个D触发器构成的寄存器,试问它是完成什么功能的寄存器?
设它初始状态Q2QiQo=110,在加入1个CP脉冲后,Q2QiQo等于多少?
此后再加入一个CP脉冲后,Q2QiQo等于多少?
解:
时钟方程
CF0CRCF2CP
激励方程
DoQ2,DiQ01,D2Qin
状态方程
Q(niDoQ2,QiniDiQ0,Q;iD2Qn
状态表
Q2QinQ(n
Q2iQiniQ01i
ii0
i0i
i0i
0ii
0ii
ii0
画出状态图
一、选择题
1.一位十六进制数可以用C位二进制数来表示。
A.1B.2C.4D.16
2.十进制数25用8421BCD码表示为B。
A.10101B.00100101C.100101D.10101
3.以下表达式中符合逻辑运算法则的是_D。
A.C•C=C2B.1+仁10C.0<1D.A+1=1
4.当逻辑函数有n个变量时,共有D个变量取值组合?
A.nB.2nC.n2D.2n
5.A+BC=C。
A.A+BB.A+CC.(A+B)(A+C)D.B+C
6.在何种输入情况下,“与非”运算的结果是逻辑0。
_D
A.全部输入是0B.任一输入是0C.仅一输入是0D.全部输入是1
7.以下电路中可以实现“线与”功能的有C。
A.与非门B.三态输出门C.集电极开路门D.CMOS与非门
8.以下电路中常用于总线应用的有A_。
A.TSL门B.OC门C.漏极开路门D.CMOS
与非门
9•若在编码器中有50个编码对象,则要求输出二进制代码位数为B位。
A.5B.6C.10D.50
10.一个16选一的数据选择器,其地址输入(选择控制输入)端有C个。
A.1B.2C.4D.16
11.四选一数据选择器的数据输出Y与数据输入Xi和地址码Ai之间的逻辑表达式为Y=A。
A.A1A0X0A1A0X1冷A1A0X3B.A1A)X0C.A1A0X1
D."X3
12.一个8选一数据选择器的数据输入端有E个。
A.1B.2C.3D.4
E.8
13.在下列逻辑电路中,不是组合逻辑电路的有D。
A.译码器B.编码器C.全加器D.
寄存器
14.八路数据分配器,其地址输入端有C个。
A.1B.2C.3D.4
E.8
15•用四选一数据选择器实现函数丫=&代a,A),应使A。
A.Do=D2=O,D1=D3=1B.D0=D2=1,D1=D3=0
C.Do=D1=O,D2=D3=1D.D0=D1=1,D2=D3=0
16.N个触发器可以构成能寄存B位二进制数码的
寄存器。
A.N-1B.NC.N+1D.2n
17•在下列触发器中,有约束条件的是Co
A.主从JKF/FB.主从DF/FC.同步RSF/F
(时钟脉冲)
D.边沿DF/F
18.一个触发器可记录一位二进制代码,它有C个稳态。
A.0B.1C.2D.3
E.4
19.存储8位二进制信息要_D_个触发器。
A.2B.3C.4D.8
20.对于D触发器,欲使Qn+1=Qn,应使输入D=o
A.0B.1C.QD.Q
21.对于JK触发器,若J=K,则可完成C触发器的逻辑功能。
A.RSB.DC.TD.T/
22.欲使D触发器按Qn+1=Qn工作,应使输入D=D。
A.0B.1C.QD.Q
23.下列触发器中,没有约束条件的是BD。
A.基本RS触发器B.主从RS触发器C.同步RS触发器D.边沿D触发器
24.为实现将JK触发器转换为D触发器,应使Ao
A.J=D,K=DB.K=D,J=DC.J=K=DD.J=K=D
25.边沿式D触发器是一种C稳态电路。
A.无
B.单C.双
D.多
26.
把一个五进制计数器与—
「个四进制计数器串联可得到
D
进制计数器。
A.
4B.5
C.9
D.20
27.下列逻辑电路中为时序逻辑电路的是C
据选择器
28.N个触发器可以构成计数器最大计数长度(进制数)为D
A.NB.2NC.N2
D.2n
29.N个触发器可以构成能寄存B位二进制数码的寄存器。
A.N-1B.NC.N+1D.2N
30.同步时序电路和异步时序电路比较,其差异在于后者B。
A.没有触发器B.没有统一的时钟脉冲控制
C.没有稳定状态D.输出只与内部状态有关
31.一位8421BCD码计数器至少需要B个触发器。
A.3B.4C.5D.10
32.欲设计0,1,2,3,4,5,6,7这几个数的计数器,如果设计合理,采用同步二进制计数器,最少应使用—B—级触发器。
A.2B.3C.4D.8
33.8位移位寄存器,串行输入时经D个脉冲后,8位数码全部移入寄存器中。
A.1B.2C.4D.8
34.用二进制异步计数器从0做加法,计到十进制数178,则最少需要D个触发器。
A.2B.6C.7D.8
E.10
二、判断题(正确打V,错误的打X)
1.方波的占空比为0.5。
(V)
2.8421码1001比0001大。
(X)
3.数字电路中用“1”和“0”分别表示两种状态,二者无大小之分。
(V)
4.八进制数(18)8比十进制数(18)10小。
(X)
5•当传送十进制数5时,在8421奇校验码的校验位上值应为10(V)
6.在时间和幅度上都断续变化的信号是数字信号,语音信号不是数字
信号。
(V)
7.占空比的公式为:
q=tw/T,贝惆期T越大占空比q越小。
(V)
8.十进制数(9)10比十六进制数(9)16小。
(X)
9.逻辑变量的取值,1比0大。
(X)o
10.异或函数与同或函数在逻辑上互为反函数。
(V)。
11.若两个函数具有相同的真值表,则两个逻辑函数必然相等。
(V)。
12.若两个函数具有不同的真值表,则两个逻辑函数必然不相等。
(V)
13.若两个函数具有不同的逻辑函数式,则两个逻辑函数必然不相等。
(X)
14.逻辑函数两次求反则还原,逻辑函数的对偶式再作对偶变换也还原为它本身。
(V)
15.逻辑函数y=aB+Zb+Bc+bC已是最简与或表达式。
(X)
10.对逻辑函数Y=AB+AB+BC+BC利用代入规则,令A=BC代入,得Y=BCB+BCB+BC+BC=bC+BC成立。
(X)
16.当TTL与非门的输入端悬空时相当于输入为逻辑1o(V)
17.普通的逻辑门电路的输出端不可以并联在一起,否则可能会损坏器件。
(V)
18.三态门的三种状态分别为:
高电平、低电平、不高不低的电压。
(X)
19.一般TTL门电路的输出端可以直接相连,实现线与。
(X)
20.TTLOC门(集电极开路门)的输出端可以直接相连,实现线与。
(V)
21.共阴接法发光二极管数码显示器需选用有效输出为高电平的七段显示译码器来驱动。
(X)
22.数据选择器和数据分配器的功能正好相反,互为逆过程。
(V)
23.用数据选择器可实现时序逻辑电路。
(X)
24.D触发器的特性方程为Qn+1=D,与QP无关,所以它没有记忆功能。
(X)
25.RS触发器的约束条件RS=0表示不允许出现R=S=1的输入。
(V)
26.同步触发器存在空翻现象,而边沿触发器和主从触发器克服了空翻。
(V)
27.若要实现一个可暂停的一位二进制计数器,控制信号A=0计数,A=1保持,可选用T触发器,且令T=A。
(X)
28.同步时序电路由组合电路和存储器两部分组成。
(V)
27.组合电路不含有记忆功能的器件。
(V)
28.时序电路不含有记忆功能的器件。
(X)
29.同步时序电路具有统一的时钟CP控制。
(V)
30.异步时序电路的各级触发器类型不同。
(X)
31.计数器的模是指构成计数器的触发器的个数。
(X)
32.计数器的模是指对输入的计数脉冲的个数。
(V)
三、填空题
1.数字信号的特点是在时间上和幅度上都是断续变化的,其高
电平和低电平常用1和0来表示。
8.逻辑代数又称为布尔代数。
最基本的逻辑关系有
与、或、非三种。
常用的几种导出的逻辑运算为—与
非、与或、、、.
或。
9.逻辑函数的常用表示方法有真值表、表达式、逻
辑图、卡诺图。
10.逻辑代数中与普通代数相似的定律有交换律、结合律、
分配律。
摩根定律又称为反演律。
11.逻辑代数的三个重要规则是代入规则、反演规则、
对偶规则。
12.逻辑函数F=A+B+CD的反函数F=AB(C+D)。
13.逻辑函数F=A(B+C)•1的对偶函数是A+BC+O。
14.已知函数的对偶式为Ab+CdBC,则它的原函数为。
15.集电极开路门的英文缩写为OC门,工作时必须外加电源和电阻。
16.OC门称为集电极开路门,多个OC门输出端并联到一起可实现线与功能。
18.一个基本RS触发器在正常工作时,它的约束条件是R+S=1,则它不允许输入S=0且R=0的信号。
19.触发器有两个互补的输出端Q、Q,定义触发器的1状态为Q=1Q=0,0状态为Q=0
Q=1,可见触发器的状态指的是Q端的状
20.一个基本RS触发器在正常工作时,不允许输入R=S=1
的信号,因此它的约束条件是RS=0。
21.在一个CP脉冲作用下,引起触发器两次或多次翻转
的现象称为触发器的空翻,触发方式为主从式或边沿式的触发器不会出现这种现象。
22.半导体数码显示器的内部接法有两种形式:
共阴极接法和共阳极接法。
23.对于共阳接法的发光二极管数码显示器,应采用低电平驱动的七段显示译码器。
24•数字电路按照是否有记忆功能通常可分为两类:
组
合逻辑电路、时序逻辑电路(有记忆动
能)。
25.由四位移位寄存器构成的顺序脉冲发生器可产生_£个顺序脉冲。
26.时序逻辑电路按照其触发器是否有统一的时钟控制分为同步时序电路和异步时序电路。
四、综合题
1.用公式法和用卡诺图化简逻辑函数(第一章例题及作业,重点:
1-19)
2.组合逻辑电路的分析和设计(第三章第二节写真值表、卡诺图、
逻辑图)
3.用译码器(74LS138)或数据选择器(74LS151)实现逻辑函数(341及3.5.2,例题3-8、3-11,习题3-16、3-17)
4.在给定的触发器的逻辑电路图和输入信号波形,画出触发器输出
波形(主要是:
D触发器和JK触发器、习题:
4-7、4-8)
5.时序电路的分析(第五章第二节,例题5-1、5-3,习题5-4、5-6)
6.同步式集成计数器74LS161实现任意进制的计数器(用复位法或置位法)(5.4.5节,例题:
5-6、5-7,注意会改其他进制数计数器)
一、选择题
1•以下代码中为无权码的为。
A.8421BCD码B.5421BCD码C.余三码D.格雷码
2•以下代码中为恒权码的为。
A.8421BCD码B.5421BCD码C.余三码D.格雷码
4.十进制数25用8421BCD码表示为。
A.10101B.00100101C.100101D.10101
5.与十进制数(53.5)10等值的数或代码为。
A.(01010011.0101)8421BCDB.(35.8)16C.(110101.1)2D.(65.4)8
6.与八进制数(47.3)8等值的数为:
A.(100111.011)2B.(27.6)16C.(27.3)16D.(100111.11)2
7.常用的BCD码有。
A.奇偶校验码B.格雷码C.8421码D.余三码
8.与模拟电路相比,数字电路主要的优点有。
A.容易设计B.通用性强C.保密性好D.抗干扰能力强
9.以下表达式中符合逻辑运算法则的是。
A.C•C=C2B.1+1=10C.0<1D.A+1=1
10.逻辑变量的取值1和0可以表示:
。
A.开关的闭合、断开B.电位的高、低C.真与假D.电流的有、无
11.当逻辑函数有n个变量时,共有个变量取值组合?
A.nB.
2n
C.
n2D.
2n
12.
逻辑函数的表示方法中具有唯一性的是
。
A.真值表B.
表达式C.逻辑图D.
卡诺图
13.
f=aB+bd+cde+ad=
。
A.ABD
B.
(AB)D
C.
(AD)(BD)
D.
(AD)(BD)
14.
逻辑函数F=A(A
B)=
。
A.BB.
A
C.
ABD.
A
B
16
.a+bc=。
A.A+BB.
a+c
C.
(a+b)(a+c)
D.
b+c
17
•在何种输入情况下
“与非
”运算的结果是逻辑
0。
A.全部输入是0
B.任-
输入疋0
C.仅一输入是0
D.全部输入是1
18
.在何种输入情况下
“或非
”运算的结果是逻辑
0。
A.全部输入是0
B.全部输入是
1C.任一输入为
0,其他输入为1D.
任一输入为1
三、填空题
7.分析数字电路的主要工具是,数字电路又称作。
8.常用的BCD码有、、、等。
常用的可靠
性代码有、等。
10.逻辑代数又称为代数。
最基本的逻辑关系有、、
三种。
常用的几种导出的逻辑运算为、、、、。
11.逻辑函数的常用表示方法有、、。
12.逻辑代数中与普通代数相似的定律有、、。
摩根定
律又称为。
13.逻辑代数的三个重要规则是、、。
14.逻辑函数F=A+B+CD的反函数F=。
15.逻辑函数F=A(B+C)•1的对偶函数是。
16.添加项公式AB+Ac+bc=ab+Ac的对偶式为
17.逻辑函数F=ZBCD+A+B+C+D=。
18.逻辑函数f=aBAbAbab=。
一、选择题
1.下列表达式中不存在竞争冒险的有
A.
Y=
b+ab
B.
Y=AB+bC
C.Y=ABC+AB
D.Y=(A+b)AD
2.
若
在编码器中有
50个编码对象,则要求输出二进制代码位数
为
位。
A.
5
B
.6
C.10
D.50
3.
-一-
个
16选一
的数据选择器,
其地址输入
(选择控制输入)端
有
个。
A.
1
B.
2
C.4
D.16
4.
下列各函数等式中无
冒险现象的函数式有
。
A.
F
BCac
AB
B.F
ACBCAB
C
.F
ACbc
AB
AB
D.F
BCACAbBCABAC
E.
F
BCAC
Ab
AB
5.
函数
FAC
AB
BC,
当变量
的取值为
时,将出现冒险
现
象。
A.
B=C=1
B.
B=C=0
C.A=1,C=0
D.A=0,B=0
D.A1A0X3
11.101键盘的编码器输出位二进制代码。
A.2B.6C.7D.8
12.
用三线•
-八线译码器
74LS138
实现原码输出的
8路数据分配
器,
应
。
A.
STA=1,
STB=D,
STC=0
B.
STA=1,
STB=D,
STC=D
C.
STA=1,
stb=0,
STC=
=D
D.
STA=D,
stb=0,
STC=0
13.以下电路中,加以适当辅助门电路,适于实现单输出
组合逻辑电路。
A.二进制译码器B.数据选择器C.数值比较器D.七段显示译码器
15.用三线-八线译码器74LS138和辅助门电路实现逻辑函数
Y=A2A2A1,应。
a.用与非门,y=Y0Y;YYYY7b.用与门,y=Y2Y3
c.用或门,y=Y2Y3d.用或门,y=Y0YY4Y5Y6Y7
二、判断题(正确打/错误的打X)
9.优先编码器的编码信号是相互排斥的,不允许多个编码信号同时有效。
()
10.编码与译码是互逆的过程。
()
11.二进制译码器相当于是一个最小项发生器,便于实现组合逻辑电路。
()
12.液晶显示器的优点是功耗极小、工作电压低。
()
13.液晶显示器可以在完全黑暗的工作环境中使用。
()
14.半导体数码显示器的工作电流大,约10mA左右,因此,需要考虑电流驱动能力
问题。
()
15.共阴接法发光二极管数码显示器需选用有效输出为高电平的七段显示译码器来
驱动。
()
16.数据选择器和数据分配器的功能正好相反,互为逆过程。
()
17.用数据选择器可实现时序逻辑电路。
()
18.组合逻辑电路中产生竞争冒险的主要原因是输入信号受到尖峰干扰。
()
一、选择题
5.对于T触发器,若原态Qn=1,欲使新态Qn+1=1,应使输入
T=。
A.0B.1C.QD.Q
8.欲使JK触发器按Qn+1=Qn工作,可使JK触发器的输入端。
A
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 数字 逻辑 期末 复习题
![提示](https://static.bdocx.com/images/bang_tan.gif)