昆明理工大学基于FPGA的交通灯控制课程设计报告.docx
- 文档编号:3829699
- 上传时间:2022-11-25
- 格式:DOCX
- 页数:9
- 大小:424.36KB
昆明理工大学基于FPGA的交通灯控制课程设计报告.docx
《昆明理工大学基于FPGA的交通灯控制课程设计报告.docx》由会员分享,可在线阅读,更多相关《昆明理工大学基于FPGA的交通灯控制课程设计报告.docx(9页珍藏版)》请在冰豆网上搜索。
昆明理工大学基于FPGA的交通灯控制课程设计报告
课程设计报告
设计题目:
基于FPGA的交通灯控制
专业
班级
学号
学生姓名
指导教师
设计时间
教师评分
2012年12月14日
目录
1、概述1
1.实验目的1
1.2课程设计的组成部分1
2、交通灯设计的内容2
3、总结5
3.1课程设计进行过程及步骤5
3.2体会收获及建议9
4、教师评语9
5、成绩9
1、概述
1.实验目的
(1)熟悉利用QuartursⅡ开发数字电路的基本流程和QuartursⅡ软件的相关操作。
(2)掌握基本的设计思路,软件环境参数配置,仿真,管脚分配,利用JTAG/AS进行下载等基本操作。
(3)了解VerilogHDL语言设计或原理图设计方法。
(4)通过本知识点的学习,了解交通灯的工作原理,掌握其逻辑功能及设计方法。
1.2课程设计的组成部分
(1)系统功能:
实现十字路口的交通灯显示。
(2)系统要求:
a.要求控制南北、东西方向各3个灯(红、黄、绿)的亮灭;
b.用LED0-LED5六个灯来代表红绿灯,其中LED0-LED2表示南北方向的红,黄,绿灯,LED3-LED5表示东西方向的红,黄,绿灯。
c.要求南北方向红灯亮5秒,同时东西方向绿灯亮3秒,绿灯结束后,东西方向黄灯亮2秒。
转东西红灯亮5秒,同时南北绿灯亮3秒,绿灯结束后,南北黄灯亮2秒,一直循环。
(3)引脚分配:
2、交通灯设计的内容
主程序
modulejtd(clk,led);
inputclk;
output[7:
0]led;
reg[7:
0]led;
reg[4:
0]state;
always@(posedgeclk)
beginstate=state+5'b00001;
case(state)
5'b00000:
led<=8'b00001001;
5'b00001:
led<=8'b00100001;//南北红灯亮5秒,东西绿灯亮3秒,在转东西黄灯2秒
5'b00010:
led<=8'b00000000;
5'b00011:
led<=8'b00100001;
5'b00100:
led<=8'b00000000;
5'b00101:
led<=8'b00100001;
5'b00110:
led<=8'b00000000;
5'b00111:
led<=8'b00010001;
5'b01000:
led<=8'b00000000;
5'b01001:
led<=8'b00010001;
5'b01010:
led<=8'b00000000;
5'b01011:
led<=8'b00001100;//东西红灯亮5秒,南北绿灯亮3秒,在转南北黄灯2秒
5'b01100:
led<=8'b00000000;
5'b01101:
led<=8'b00001100;
5'b01110:
led<=8'b00000000;
5'b01111:
led<=8'b00001100;
5'b10000:
led<=8'b00000000;
5'b10001:
led<=8'b00001010;
5'b10010:
led<=8'b00000000;
5'b10011:
led<=8'b00001010;
5'b10100:
led<=8'b00000000;
default:
state=5'b00000;
endcase
end
endmodule
分频器部分,获得便于试验观察的时钟信号
modulefpq(clk_out,clk_in);
inputclk_in;
outputclk_out;
regclk_out;
reg[25:
0]counter;//50_000_000=1011_1110_1011_1100_0010_0000_00
parametercnt=25_000_00;//50MHzisthesysclk,50_000_000=2FAF080
always@(posedgeclk_in)
begin
counter<=counter+1;
if(counter==cnt/2-1)
begin
clk_out<=!
clk_out;
counter<=0;
end
end
endmodule
3、总结
3.1课程设计进行过程及步骤
a.用QuartusII8.0(32-Bit)软件建立工程:
b.在工程建立好后,再建立verilogHDLfile
c.建好verlogHDLfile后,在里面写入两个程序(一个主程序,一个子程序),将写好的程序保存,并编译,确定没有错误后,输入引脚分配。
d.分别将两个程序转化成symbol文件(顶层实体名要和建工程时的工程名一致,否则编译时将会出现错误)
e.两个程序转成symbol文件后,建立BlockDiagrm/SchematicFile
f.建立好BlockDiagrm/SchematicFile后将转化好的symbol加载到BlockDiagrm/SchematicFile中,将线连接好,对输入,输出命名,进行全编译。
g.在全编译没有错误之后,将.Sof文件加载到开发试验箱上。
h.观察试验箱上的led灯,亮灭情况。
3.2体会收获及建议
通过这次交通灯课程设计使我懂得了理论与实际相结合是很重要的,只有理论是远远不够的,只有把所学的理论知识与实践结合起来,从理论中得出结论,才能真真的为社会服务,从而提高自己的实际动手能力和独立思考能力。
总的来说,整体的设计模块还是成功的,在设计中遇到很多问题,最后在同学的帮助下,终于迎刃而解,有点小小的成就感,终于觉得平时所学的知识有了是几点用途和价值。
达到了理论与实际结合的目的,不仅学到了知识,还锻炼了自己。
所以说这次课程设计对我来说算是有重大意义的。
3.3参考资料
1、XX、搜狗等搜索引擎的搜索结果(网络参考)
2、数字逻辑设计与实践
3、数字电路及系统设计
4、教师评语
5、成绩
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 昆明 理工大学 基于 FPGA 交通灯 控制 课程设计 报告