PCB新版规则的详细解释.docx
- 文档编号:372553
- 上传时间:2022-10-09
- 格式:DOCX
- 页数:8
- 大小:45.64KB
PCB新版规则的详细解释.docx
《PCB新版规则的详细解释.docx》由会员分享,可在线阅读,更多相关《PCB新版规则的详细解释.docx(8页珍藏版)》请在冰豆网上搜索。
PCB新版规则的详细解释
一关于接地平面:
1接地平面作用
接地平面起到公共基准电压作用,提供屏蔽,可以散热和减小寄生电感(但它也会增长寄生电容)功能。
2为什么要在抱负状况下,PCB有一层应当专门用作接地平面?
这样当整个平面不被破坏时才会产生最佳成果。
千万不要挪用此专用层中接地平面区域用于连接其他信号。
由于接地平面可以消除导体和接地平面之间磁场,因此可以减小印制线电感。
如果破坏接地平面某个区域,会给接地平面上面或下面印制线引入意想不到寄生电感。
由于接地平面普通具备很大表面积和横截面积,因此使接地平面电阻保持最小值。
在低频段,电流会选取电阻最小途径,但是在高频段,电流会选取阻抗最小途径。
然而也有例外,有时候小接地平面会更好。
如果将接地平面从输入或者输出焊盘下挪开,高速运算放大器会更好地工作。
由于在输入端接地平面引入寄生电容,增长了运算放大器输入电容,减小了相位裕量,从而导致不稳定性。
正如在寄生效应一节讨论中所看到,运算放大器输入端1pF电容能引起很明显尖脉冲。
输出端容性负载——涉及寄生容性负载——导致了反馈环路中极点。
这会减少相位裕量并导致电路变得不稳定。
3为什么模仿电路和数字电路—涉及各自地和接地平面—应当分开。
模仿信号和数字信号都要回流到地,由于数字信号变化速度快,从而在数字地上引起噪声就会很大,而模仿信号是需要一种干净地参照工作。
如果模仿地和数字地混在一起,噪声就会影响到模仿信号
迅速上升沿会导致电流毛刺流入接地平面。
这些迅速电流毛刺引起噪声会破坏模仿性能。
模仿地和数字地(以及电源)应当被连接到一种共用接地点以便减少循环流动数字和模仿接地电流和噪声。
二信号完整性(SI)
信号完整性是指信号在信号线上质量。
信号具备良好信号完整性是指当在需要时候,具备所必须达到电压电平数值。
差信号完整性不是由某一因素导致,而是由板级设计中各种因素共同引起。
特别是在高速电路中,所使用芯片切换速度过快、端接元件布设不合理、电路互联不合理等都会引起信号完整性问题。
详细重要涉及串扰、反射、过冲与下冲、振荡、信号延迟等。
二关于串扰(crosstalk):
1串扰概念
串扰是指当信号在传播线上传播时,因电磁耦合对相邻传播线产生不盼望电压噪声干扰。
过大串扰也许引起电路误触发,导致系统无法正常工作。
串扰是由电磁耦合形成,耦合分为容性耦合和感性耦合两种。
容性耦合是由于干扰源(Aggressor)上电压变化在被干扰对象(Victim)上引起感应电流从而导致电磁干扰,而感性耦合则是由于干扰源上电流变化产生磁场在被干扰对象上引起感应电压从而导致电磁干扰。
因而,信号在通过一导体时会在相邻导体上引起两类不同噪声信号:
容性耦合信号与感性耦合信号。
2串扰特性
串扰是线间信号耦合,在串扰存在信号线中,干扰源经常也是被干扰对象,而被干扰对象同步也是干扰源;
串扰分为后向串扰和前向串扰两种,传播线上任意一点串扰为两者之和。
对于有着抱负地平面带状传播线,由于它对于感性耦合和容性耦合有着较好平衡,因而感性耦合与容性耦合产生电流大小相等、方向相反,从而使得前向串扰互相抵消,反向串扰相对加强。
而对于非抱负地平面或微带传播线,由于感性耦合影响要不不大于容性耦合,从而使得前向串扰极性为负幅值大;
串扰大小与线间距成反比,与线平行长度成正比;
串扰随电路中负载变化而变化,对于相似拓扑构造和布线状况,负载越大,串扰越大;
串扰与信号频率成正比,在数字电路中,信号边沿变化(上升沿和下降沿)对串扰影响最大,边沿变化越快,串扰越大;
反向串扰在低阻抗驱动源处会向远端反射;
对于多条平行线状况,其中某一线上串扰为其他各条线各自对其串扰综合成果,某些状况下,串扰可以对消;对于传播周期信号信号线,串扰也是周期性。
3减小串扰重要办法
加大线间距,减小线平行长度,必要时可以以jog方式走线;
高速信号线在满足条件状况下,加入端接匹配可以减小或消除反射,从而减小串扰;
对于微带传播线和带状传播线,将走线高度限制在高于地线平面10mil以内,可以明显减小串扰;
在布线空间容许条件下,在串扰较严重两条线之间插入一条地线,可以起到隔离作用,从而减小串扰。
四反射(reflection)
反射和咱们所熟悉光通过不持续介质时都会有某些能量反射回来同样,就是信号在传播线上回波现象。
此时信号功率没有所有传播到负载处,有一某些被反射回来了。
在高速PCB中导线必要等效为传播线,按照传播线理论,如果源端与负载端具备相似阻抗,反射就不会发生了。
如果两者阻抗不匹配就会引起反射,负载会将一某些电压反射回源端。
依照负载阻抗和源阻抗关系大小不同,反射电压也许为正,也也许为负。
如果反射信号很强,叠加在原信号上,很也许变化逻辑状态,导致接受数据错误。
如果在时钟信号上也许引起时钟沿不单调,进而引起误触发。
普通布线几何形状、不对的线端接、通过连接器传播及电源平面不持续等因素均会导致此类反射。
此外常有一种输出各种接受,这时不同布线方略产生反射对每个接受端影响也不相似,因此布线方略也是影响反射一种不可忽视因素。
五过冲(overshoot)和下冲(undershoot)
过冲是由于电路切换速度过快以及上面提到反射所引起信号跳变,也就是信号第一种峰值超过了峰值或谷值设定电压。
下冲是指下一种谷值或峰值。
过度过冲可以引起保护二极管工作,导致过早地失效,严重还会损坏器件。
过度下冲可以引起假时钟或数据错误。
它们可以通过增长恰当端接予以减少或消除。
六振铃(ringing)
振荡现象是重复浮现过冲和下冲。
信号振铃由传播线上过度电感和电容引起接受端与传播线和源端阻抗不匹配而产生,普通发生在逻辑电平门限附近,多次跨越逻辑电平门限会导致逻辑功能紊乱。
振铃由反射等各种因素引起,振铃可以通过恰当端接或是变化PCB参数予以减小,但是不也许完全消除。
七信号延迟(delay)
电路中只能按照规定期序接受数据,过长信号延迟也许导致时序和功能混乱,在低速系统中不会有问题,但是信号边沿速率加快,时钟速率提高,信号在器件之间传播时间以及同步时间就会缩短。
驱动过载、走线过长都会引起延时。
必要在越来越短时间预算中要容和电感都会对信号数字切换产生延迟,加上反射引起振荡回绕,使得数据信号不能满满足所有门延时,涉及建立时间,保持时间,线延迟和偏斜。
由于传播线上等效电足接受端器件对的接受所需要时间,从而导致接受错误。
八端接电阻匹配方式
匹配阻抗端接有各种方式,涉及并联终端匹配,串联终端匹配,戴维南终端匹配,AC终端匹配,肖特基二极管终端匹配。
1并联终端匹配
并联终端匹配是最简朴终端匹配技术:
通过一种电阻R将传播线末端接到地或者接到VCC上。
电阻R值必要同传播线特性阻抗Z0匹配,以消除信号反射。
如果R同传播线特性阻抗Z0匹配,无论匹配电压值如何,终端匹配电阻将吸取形成信号反射能量。
终端匹配到VCC可以提高驱动器源驱动能力,而终端匹配到地则可以提高电流吸取能力。
并联终端匹配技术突出长处就是这种类型终端匹配技术设计和应用简便易行,在这种终端匹配技术中仅需要一种额外元器件;这种技术缺陷在于终端匹配电阻会带来直流功率消耗。
此外并联终端匹配技术也会使信号逻辑高输出电平状况退化。
将TTL输出终端匹配到地会减少VOH电平值,从而减少了接受器输入端对噪声免疫能力。
2串联终端匹配
串联终端匹配技术,也称之为后端终端匹配技术,不同于其他类型终端匹配技术,是源端终端匹配技术。
串联终端匹配技术是在驱动器输出端和信号线之间串联一种电阻。
驱动器输出阻抗R0以及电阻R值和必要同信号线特性阻抗Z0匹配。
对于这种类型终端匹配技术,由于信号会在传播线、串联匹配电阻以及驱动器阻抗之间实现信号电压分派,因而加在信号线上电压实际只有一半信号电压。
而在接受端,由于信号线阻抗和接受器阻抗不匹配,普通状况下,接受器输入阻抗更高,因而会导致大概同样幅度值信号反射,称之为附加信号波形。
因而接受器会立即看到所有信号电压(附加信号和反射信号之和),而附加信号电压会向驱动端传递。
然而不会浮现进一步信号反射,这是由于串联匹配电阻在接受器端实现了反射信号终端匹配。
串联终端匹配技术长处是这种匹配技术仅仅为系统中每一种驱动器增长一种电阻元件,并且相对于其他电阻类型终端匹配技术来说,串联终端匹配技术中匹配电阻功耗是最小,并且串联终端匹配技术不会给驱动器增长任何额外直流负载,也不会在信号线与地之间引入额外阻抗。
由于许多驱动器都是非线性驱动器,驱动器输出阻抗随着器件逻辑状态变化而变化,从而导致串联匹配电阻合理选取更加复杂。
因此,很难应用某一种简朴设计公式为串联匹配电阻来选取一种最适当值。
3戴维南终端匹配
戴维南终端匹配技术或者也叫做双电阻终端匹配技术,采用两个电阻来实现终端匹配,R1和R2并联组合规定同信号线特性阻抗Z0匹配。
R1作用是协助驱动器更加容易地到达逻辑高状态,这通过从VCC向负载注入电流来实现。
与此相类似,R2作用是协助驱动器更加容易地到达逻辑低状态,这通过R2向地释放电流来实现。
戴维南终端匹配技术优势在于在这种匹配方式下,终端匹配电阻同步还作为上拉电阻和下拉电阻来使用,因而提高了系统噪声容限。
戴维南终端匹配技术同样通过向负载提供额外电流从而有效地减轻了驱动器承担,此外这种终端匹配技术还可以有效地抑制信号过冲。
戴维南终端匹配一种缺陷就是无论逻辑状态是高还是低,在VCC到地之间都会有一种常量直流电流存在,因而会导致终端匹配电阻中有静态直流功耗。
这种终端匹配技术同样也规定两个匹配电阻之间存在一定比例关系,同步也存在额外到电源和地线路连接。
负载电容和电阻(Z0、R1和R2并联组合)会对信号上升时间产生影响,提高驱动器输出电压。
4AC终端匹配
AC终端匹配技术也称之为RC终端匹配技术,由一种电阻R和一种电容C构成,电阻R和电容C连接在传播线负载一端。
电阻R值必要同传播线特性阻抗Z0值匹配才干消除信号反射,电容值选取却十分复杂,这是由于电容值太小会导致RC时间常数过小,这样一来该RC电路就类型于一种尖锐信号沿发生器,从而引入信号过冲与下冲,另一方面,较大电容值会带来更大功率消耗。
普通状况下,要保证RC时间常数不不大于该传播线负载延时两倍。
终端匹配元器件上功率消耗是频率、信号占空比、以及过去数据位模式函数。
所有这些因素都将影响终端匹配电容充电和放电特性,从而影响功率消耗。
AC终端匹配技术优势在于终端匹配电容阻隔了直流通路,因而节约了可观功率消耗,同步恰本地选用匹配电容值,可以保证负载端信号波形接近抱负方波,同步信号过冲与下冲又都很小。
AC终端匹配技术一种缺陷是信号线上数据也许浮现时间上抖动,这重要取决于在此之前数据位模式。
举例来说,一种较长类似位串数据会导致信号传播线和电容充电到驱动器最高输出电平值。
然后,如果紧接着是一种相位相反数据位就需要花比正常状况更长时间来保证信号跨越接受器逻辑阈值电平,这是由于接受器端电压起自一种很高电位。
5肖特基二极管终端匹配
肖特基二极管终端匹配技术也称之为二极管终端匹配技术,由两个肖特基二极管构成。
传播线末端任何信号反射,如果导致接受器输入端上电压超过VCC和二极管正向偏值电压,该二极管就会正向导通连接到VCC上。
该二极管导通从而将信号过冲箝位到VCC和二极管阈值电压和上。
同样连接到地上二极管也可以将信号下冲限制在二极管正向偏置电压上。
然而该二极管不会吸取任何能量,而仅仅只是将能量导向电源或者是地。
这种工作方式成果是,传播线上就会浮现多次信号反射。
信号反射会逐渐衰减,重要是由于能量会通过二极管在电源和地之间实现能量互换,以及传播线上电阻性损耗。
能量损耗限制了信号反射幅度,保证信号完整性。
不同于老式终端匹配技术,二极管终端匹配技术一种优势就是,肖特基二极管终端匹配不必考虑真正意义上匹配。
因此,当传播线特性阻抗Z0不清晰时,比较适合采用这种终端匹配技术。
同步,在
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- PCB 新版 规则 详细 解释
![提示](https://static.bdocx.com/images/bang_tan.gif)