数字电路知识点归纳精华版.docx
- 文档编号:3684332
- 上传时间:2022-11-24
- 格式:DOCX
- 页数:28
- 大小:201.31KB
数字电路知识点归纳精华版.docx
《数字电路知识点归纳精华版.docx》由会员分享,可在线阅读,更多相关《数字电路知识点归纳精华版.docx(28页珍藏版)》请在冰豆网上搜索。
数字电路知识点归纳精华版
数字电路知识点汇总(东南大学)
第1章数字逻辑概论
一、进位计数制
1.十进制与二进制数的转换
2•二进制数与十进制数的转换
3.二进制数与16进制数的转换
二、基本逻辑门电路
第2章逻辑代数
表示逻辑函数的方法,归纳起来有:
真值表,函数表达式,卡诺图,逻辑图及波形图等几种。
一、逻辑代数的基本公式和常用公式
1)常量与变量的关系A+0=人与人1=A
A+1=1与A0=0
AA=1与AA=0
2)与普通代数相运算规律
a.交换律:
A+B=B+A
AB二BA
b.结合律:
(A+B)+C=A+(B+C)
(AB)C二A(BC)
C.分配律:
A(BC)=ABAC
ABC=(AB)()AC))
3)逻辑函数的特殊规律
a.同一律:
A+A+A
b.摩根定律:
AAB,~ab=~aB
b.关于否定的性质人=A
二、逻辑函数的基本规则
代入规则
在任何一个逻辑等式中,如果将等式两边同时出现某一变量A的地
方,都用一个函数L表示,则等式仍然成立,这个规则称为代入规则
例如:
AB二C•AB二C
可令L=B二C
则上式变成ALAL=A二L=A二B二C
三、逻辑函数的:
一一公式化简法
公式化简法就是利用逻辑函数的基本公式和常用公式化简逻辑
函数,通常,我们将逻辑函数化简为最简的与一或表达式
1)合并项法:
利用A+AA-1或A^AB-A,将二项合并为一项,合并时可消去
一个变量
例如:
L=ABCABC-AB(CC)=AB
2)吸收法
利用公式AA,消去多余的积项,根据代入规则AB可以是
任何一个复杂的逻辑式
例如化简函数1=ADBE
解:
先用摩根定理展开:
AB=AB再用吸收法
=ABADBE
=(AAD)(BBE)
=A(1AD)B(1BE)
=AB
3)消去法
利用AAB消去多余的因子
例如,化简函数L=ABABAbeABC
解:
L=ABABABEABC
=(ABABE)(ABABC)
=A(BBE)A(BBC)
=A(BC)(BB)A(BB)(BC)
=A(BC)A(BC)
=ABACABAC
=ABABC
4)配项法
利用公式ABACB^ABAC将某一项乘以(AA),即乘以1,然后将其折成几项,再与其它项合并。
例如:
化简函数1=ABBCBCAb
解:
L=ABBCBCAB
=ABBC(AA)BCAB(CC)
=ABBCABCABCABCABC
=(ABABC)(BCABC)(ABCABC)
=AB(1C)BC(1A)AC(BB)
=AB亠BC亠AC
2.应用举例
将下列函数化简成最简的与-或表达式
1)L=ABBDDCEDA
2)L=ABBCAC
3)L=ABACBCABCD
解:
1)L=ABBDDCEDA
=ABD(BA)DCE
=ABDBADCE
=ABDABDCE
=(ABD)(ABAB)DCE
=ABDDCE
=ABD
2)L=ABBCAC
=AB(CC)BCAC
=ABCABCBCAC
=AC(1B)BC(1A)
=ACBC
3)L=ABACBCABCD
=ABACBC(AA)ABCD
=ABACABCABCABCD
=(ABABCABCD)(ACABC)
=AB(1CCD)AC(1B)
=ABAC
四、逻辑函数的化简一卡诺图化简法:
卡诺图是由真值表转换而来的,在变量卡诺图中,变量的取值顺
序是按循环码进行排列的,在与一或表达式的基础上,画卡诺图的步
骤是:
1•画出给定逻辑函数的卡诺图,若给定函数有n个变量,表示卡诺图矩形小方块有2n个。
2.在图中标出给定逻辑函数所包含的全部最小项,并在最小项内
填1,剩余小方块填0.
用卡诺图化简逻辑函数的基本步骤:
1•画出给定逻辑函数的卡诺图
2.合并逻辑函数的最小项
3.选择乘积项,写出最简与一或表达式
选择乘积项的原则:
1它们在卡诺图的位置必须包括函数的所有最小项
2选择的乘积项总数应该最少
4
(1\
1
'..1'
3
00011110
每个乘积项所包含的因子也应该是最少的
例1•用卡诺图化简函数L=ABC'ABC'ABC'ABC
解:
1.画出给定的卡诺图
2•选择乘积项:
L=
ACBCABC
1
1
1
1
1
1
1
1
AB
00
例2.用卡诺图化简1=F(ABCD)=BCDBCACDABC
解:
1.画出给定4变量函数的卡诺图
2.选择乘积项
设到最简与一或表达式1=BC-ABDABC
例3.用卡诺图化简逻辑函数
m0
m1仁
m31
m2
m41
m51
m71
m6
m12
m11
m15
m11
m8
m9
m11
m10/
AB
00
01
11
10
00011110
L='m(1,3,4,5,7,10,12,14)
解:
1.画出4变量卡诺图
2.选择乘积项,设到最简与一或表达式
L=ADBCDACD
第3章逻辑门电路
门电路是构成各种复杂集成电路的基础,本章着重理解TTL和
CMOS两类集成电路的外部特性:
输出与输入的逻辑关系,电压传
|0.511225[3
0.30.8w1.8J,
VlLVoFFV°NVih
'VNH'
输特性。
1.TTL与CMOS的电压传输特性
开门电平Von—保证输出为额定低电平
时所允许的最小输入高电平值
在标准输入逻辑时,Von=1.8V
关门Voff—保证输出额疋咼电平90%的情况下,允许的最大输入低电平值,在标准输入逻辑时,Voff=0.8V
Vil—为逻辑0的输入电压典型值Vil=0.3V
Vih—为逻辑1的输入电压典型值Vih=3.0V
Voh—为逻辑1的输出电压典型值Voh=3.5V
Vol—为逻辑0的输出电压典型值Vol=0.3V
对于TTL:
这些临界值为Vohmin-2.4V,VoLma^0.4V
VIHmin=2.°V,VILmax
低电平噪声容限:
Vnl=Voff-Vil
高电平噪声容限:
Vnh二Vih-V°n
例:
74LS00的Voh(min)=2.5VV°l(出最小)二0.4V
VIH(min)=2.0VVIL(max)=0.7V
它的高电平噪声容限Vnh二Vih-V°n=3—1.8=1.2V
它的低电平噪声容限Vnl=V°ff-Vil=0.8—0.3=0.5V
2.TTL与COMS关于逻辑0和逻辑1的接法
74HC00为CMOS与非门采用+5V电源供电,输入端在下面四种接法下都属于逻辑0
1输入端接地
2输入端低于1.5V的电源
3输入端接同类与非门的输出电压低于0.1V
4输入端接10K1电阻到地
74LS00为TTL与非门,采用+5V电源供电,采用下列4种接法都属于逻辑1
1输入端悬空
2输入端接高于2V电压
3输入端接同类与非门的输出高电平3.6V
4输入端接10电阻到地
第4章组合逻辑电路
一、组合逻辑电路的设计方法
根据实际需要,设计组合逻辑电路基本步骤如下:
1•逻辑抽象
1分析设计要求,确定输入、输出信号及其因果关系
2设定变量,即用英文字母表示输入、输出信号
3状态赋值,即用0和1表示信号的相关状态
4列真值表,根据因果关系,将变量的各种取值和相应的函数值用一张表格一一列举,变量的取值顺序按二进制数递增排列。
2.化简
1输入变量少时,用卡诺图
2输入变量多时,用公式法
3.写出逻辑表达式,画出逻辑图
1变换最简与或表达式,得到所需的最简式
2根据最简式,画出逻辑图
例,设计一个8421BCD检码电路,要求当输入量ABCD<3或>7时,电路输出为高电平,试用最少的与非门实现该电路。
解:
1•逻辑抽象
1分由题意,输入信号是四位8421BCD码为十进制,输出为高、低电平;
2设输入变量为DCBA,输出变量为L;
3状态赋值及列真值表
由题意,输入变量的状态赋值及真值表如下表所示
由于变量个数较少,帮用卡诺图化简
3.写出表达式
经化简,得到ABDABC
4•画出逻辑图
二、用组合逻辑集成电路构成函数
L
174LS151的逻辑图如右图图中,
E为输入使能端,低电平有效S2S1S0
2.化简
为地址输入端,D0~Dy为数据选择输入端,丫、Y互非的输出端,其
菜单如下表
丫=D0S2SIS0D1S20S0D2S20S0…D7S2S1S0
i=7
Yi二'xmiDi
i=e
其中mi为S2S1S0的最小项
Di为数据输入
当Di=1时,与其对应的最小项在表达式中出现
当Di=0时,与其对应的最小项则不会出现
利用这一性质,将函数变量接入地址选择端,就可实现组合逻辑函数。
②利用入选一数据选择器74LS151产生逻辑函数L=ABCABCAB
解:
1)将已知函数变换成最小项表达式
L=ABCABCAB
=ABCABCAB(CC)
=ABCABCABCABC
2)将L=ABC-ABCABCABC转换成74LS151对应的输出形
7
式Yi二工工miDi
i=e
在表达式的第1项ABC中A为反变量,E、C为原变量,故ABC=011=m3
74LS151
1
在表达式的第2项ABC,中A、C为反变量,为B原变量,故ABC=101=m5
同理ABC=111=m7
ABC=110二m6
这样L=m3D3'm5D5'口6。
6'口7。
7
将74LS151中mD3、D5、D7取1
即D3二D5二D6二D7
Do、Di、D2、D4取0,即卩Do二Di二D2二D4=0
由此画出实现函数L=ABCABCABCABC的逻辑图如下图示。
第5章锁存器和触发器
一、触发器分类:
基本R-S触发器、同步RS触发器、同步D触发器、主从R-S触发器、主从JK触发器、边沿触发器{上升沿触发器(D触发器、JK触发器)、下降沿触发器(D触发器、JK触发器)
二、触发器逻辑功能的表示方法触发器逻辑功能的表示方法,常用的有特性表、卡诺图、特性方程、状态图及时序图。
对于第5章表示逻辑功能常用方法有特性表,特性方程及时序图对于第6章上述5种方法其本用到。
三、各种触发器的逻辑符号、功能及特性方程
1.基本R-S触发器
特性方程:
Qn1二SRQn
RS=0(约束条件)
逻辑符号
逻辑功能
若R=1,S=0,贝卩Q“1=0
若R=0,S=0,贝SQ“1=1
若R=1,S=0,则Qn^Qn
若R=1,S=1,贝SQ=Q=1(不
允许出现)
S
2•同步RS触发器CP
若R=1,S=0,贝SQn1=0
Qn^SRQn(CP=1期间有效)
RS=0(约束条件)
若R=0,S=0,贝SQn—1
若R=1,S=0,则Qn1=Qn
若R=1,S=1,贝SQ=Q=1
处于不稳定状态
3.
同步D触发器
特性方程Qn1=D(CP=1期间有效)4•主从R-S触发器
S1
CP^
R
_Q
S.Q
特性方程Qn1=SRQn(作用后)
RS=0约束条件逻辑功能
若R=1,S=0,CP作用后,Qn1=0
若R=0,S=1,CP作用后,Q“1=1
若R=0,S=0,CP作用后,Qn1=Qn
若R=1,S=1,CP作用后,处于不稳定状态
Note:
CP作用后指CP由
0变为1,再由
1变为0时
5•主从JK触发器
特性方程为:
Qn41=J&+KQn(CP作用后)
J
JQ
逻辑功能
CP
K
KCLRIQ
若J=1,K=0,CP作用后,
Qn4t=1
若J=0,K=1,CP作用后,
QnHr=0
若J=1,K=0,CP作用后,
Qn+=Qn(保持)
若J=1,K=1,CP作用后,Qn—Qn(翻转)
7.边沿触发器
边沿触发器指触发器状态发生翻转在CP产生跳变时刻发生,
边沿触发器分为:
上升沿触发和下降沿触发
1)边沿D触发器
①上升沿D触发器
D
CP
其特性方程Qn1二D(CP上升沿到来时有效)
②下降沿D触发器
其特性方程Qn^D(CP下降沿到来时有效)
2)边沿JK触发器
①上升沿JK触发器
D
D
Q
Q
CPC
CLRQ
—Q
J
K
JSETQ]Q
KCLRQ
.—石
其特性方程QnJQnKQn(CP上升沿到来时有效)
②下降沿JK触发器
其特性方程Q^=JQn+KQn(CP下降沿到来时有效)cpI
K-
3)T触发器
①上升沿T触发器
其特性方程Qn1-T二Qn(CP上升沿到来时有效)
T
CP
②下降沿T触发器
其特性方程:
Qn1=T二Qn(CP下降沿到来时有效)例:
设图A所示电路中,已知A端的波形如图E所示,
试画出Q及E
端波形,设触发器初始状态为0.
由于所用触发器为下降沿触发的D触发器,其特性方程为QnD=L(CP下降沿到来时)
B=CP=A=Qn
ti时刻之前Qn=1,Qn=0,A=0
CP=B=O二0=0
ti时刻到来时Qn=0,A=1
CP=B=1二0=1Qn=0不变
t2时刻到来时A=0,Qn=0,故B=CP=0,当CP由1变为
0时,Qn1(=0=1
当Qn1=1,而A=0二CP=1
t3时刻到来时,A=1,Qn=1=CP=A二Qn=0
当CP=0时,Qn1=刁=0
当Qn1=0时,由于A=1,故CP=A二Qn=1
若电路如图C所示,设触发器初始状态为0,C的波形如图D所示,试画出Q及E端的波形
当特性方程Qn1二D=&(CP下降沿有效)
t1时刻之前,A=0,Q=0,CP=B=A:
Qn=1
t1时刻到来时A=1,Qn=0故CP=B=A:
Qn=仁0=0
当CP由1变为0时,Qn^Qn=1
当Qn=1时,由于A=1,故CP=仁1,Qn不变
t2时刻到来时,=0,Qn=1,故CP=B=A:
1=0
此时,CP由1变为0时,Qn1=Qn=0
当Qn=0时,由于A=0故CP=0:
0=1
t3时刻到来时,由于A=1,而Qn=0,故CP=A:
Qn=0
图C
A、B作用下Q端的波形,设触发器的初始状态为
0.
例:
试写出如图示电路的特性方程,并画出如图示给定信号CP、
解:
由题意该触发器为下降沿触发器JK触发器其特性方程
Qn^J^KQn(CP下降沿到来时有效)
其中J二ABK=AB
由JK触发器功能:
J=1,K=0CP作用后Qn1=1
J=0,K=0CP作用后Qn1=0
J=0,K=0CP作用后Qn1=Qn
cp
A
t5
>i■
4I■
4II
4|・
Ti
4Ii■ii|il
4II
一
I■
11IItII■ll■■■!
■1_T3d:
i
I»
9
B
J
K
t2
tl
vivIM*
4
d
rl
・I
-i
••
n
J=1,K=1CP作用后Qn1=Qn
第6章时序逻辑电路分类
一、时序逻辑电路分类
时序逻辑电路分为同步时序逻辑电路和异步时序逻辑电路,时序逻
辑电路通常由组合逻辑电路和存贮电路两部分组成。
二、同步时序电路分析
分析步骤:
①确定电路的组成部分
2确定存贮电路的即刻输入和时序电路的即刻输出逻辑式
3确定电路的次态方程
4列出电路的特性表和驱动表
5由特性表和驱动表画出状态转换图
6电路特性描述。
例:
分析如下图示同步时序电路的逻辑功能
解:
①确定电路的组成部分
该电路由2个上升沿触发的T触发器和两个与门电路组成的
时序电路
②确定存贮电路的即刻输入和时序电路的即刻输出
存贮电路的即刻输入:
对于FF。
:
T°=A
对于FFi:
T。
=AQ0
时序电路的即刻输出:
I=AQ1Q0
3确定电路的状态方程
对于FF。
:
Q011二A=Q;
对于FFi:
Q:
1=(AQ:
)二Q:
4列出状态表和真值表
由于电路有2个触发器,故可能出现状态分别为00、01、10、11
设S。
二Q0Q01=00
Sj=Q0Q0=01
S2=Q1nQ0=10
n
Q1
n
Q0
In+1n+1
Q1Qo/z
A=0A=1
0
0
00/0
0/0
0
1
01/0
1^0
1
0
1^0
1y0
1
1
1^0
0少1
&©Q;=11
5电路状态图为
6电路的特性描述
由状态图,该电路是一个可控模4加法计数器,当A=1时,在CP上升沿到来后电路状态值加1,一旦计数到11状态,丫=1,电路状态在下一个CP上升沿加到00,输出信号丫下降沿可用于触发器进位操作,当A=0时停止计数。
例:
试分析下图示电路的逻辑功能
解:
①确定电路的组成部分
该电路由3个上升沿触发的D触发器组成
2确定电路的太方程
对于FFo:
Q;1二Do二Q;(CP上升沿到来有效)
对于FF1:
Q;1=D^Q;(CP上升沿到来有效)
对于FF2:
Q;1二D2二Q;(CP上升沿到来有效)
3
n
Q2
Q1
n
Q0
n+ln+l
Q2Q1
Q0
0
0
0
0
0
1
0
0
1
0
1
1
0
1
0
1
0
1
0
1
1
1
1
1
1
0
0
0
0
0
1
0
1
0
1
0
1
1
0
1
0
0
1
1
1
1
1
0
列出状态转换真值表
4由状态表转换真值表画出如下图示状态图
So、S、S3、S7、S、S4这6个状态,形成了主循环电路,S2、S为
无效循环
5逻辑功能分析
由状态图可以看出,此电路正常工作时,每经过6个时钟脉冲作用后,电路的状态循环一次,因此该电路为六进制计数器,电路中有2个无效状态,构成无效循环,它们不能自动回到主循环,故电路没有自启动能力。
三、同步时序电路设计
同步时序设计一般按如下步骤进行:
1)根据设计要求画出状态逻辑图;
2)状态化简;
3)状态分配;
4)选定触发器的类型,求输出方程、状态方程和驱动方程;
5)根据方程式画出逻辑图;
6)检查电路能否自启动,如不能自启动,则应采取措施加以解决。
例:
用JK触发器设计一同步时序电路,其状态如下表所示,分析如
图示同步时序电路
Q2
Q1
Q2'
q1/y
A=0
A=1
0
0
01/0
11/0
0
1
10/0
00/0
1
0
11/0
01/0
1
1
00/1
10/1
解:
由题意,状态图已知,状态表已知。
故进行状态分配及求状态方程,输出方程。
由于有效循环数N=4,设触发器个数为K,则2k绍得到K=2.
A
n
Q1
n
Q0
n+r-
Q2
n+T-
Q1
Y
0
0
0
0
1
0
0
0
1
1
0
0
0
1
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
0
0
1
1
0
0
1
0
1
1
1
1
0
1
Y的卡偌图:
nn
Y=Q1Q0
Q0+1二Q0
故选用2个JK触发器,将状态表列为真值表,求状态方程及输出方
Qin1的卡偌图:
nn
QiQo
00011110
0
1
0
1
1
0
1
0
n
Q;1二AQ;Q01AQ;1Q01AQ^Q;AQg
=(AQ;AQ0)Q1n(AQ01AQ^Q;
=(A二Q01)Q:
(A二Q0n)Q:
将Q:
1二Q01
QT二(A二Q0)Q(A二Q;)Qin分别写成JK触发器的标准形式:
Q;1=JKQn
对于FFo:
Qo1=1Q01Q0
得到Jo=1,Ko=1
对于方程Q;1=(A二Q01)Q7(A二Q^Q;
得到J;=A二Q0
K;=A:
兑Q0
画出逻辑图,选用上升沿触发的JK触发器
A
其内部结构及示意图如图22a)、22b)
1
8
555
~6
Vcc
放电
阀值控制电压
所示。
D
触发
输出
复位
图22b)引脚图
在图22b)中,555定时器是
8引脚芯卡,放电三极管为外接电
路提供放电通路,在使用定时
器时,该三极管集电极
(第7脚)一般要接上拉电阻,
Ci为反相比较器,C2为同相
比较器,比较器的基准电压由
电源电压Vcc及内部电阻分压
比决定,在控制Vco(第5脚)
21
悬空时,V&=3VCC、Vr2=3VCC;
33
如果第5脚外接控制电压,
1
则Vri二Vco、Vr^1Vco,Rd端(第4脚)是复位端,只要Rd端加上低电平,
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 数字电路 知识点 归纳 精华版