数电实验三.docx
- 文档编号:3556576
- 上传时间:2022-11-23
- 格式:DOCX
- 页数:11
- 大小:174.52KB
数电实验三.docx
《数电实验三.docx》由会员分享,可在线阅读,更多相关《数电实验三.docx(11页珍藏版)》请在冰豆网上搜索。
数电实验三
东南大学电工电子实验中心
实验报告
课程名称:
计算机逻辑结构及设计
第三次实验
实验名称:
时序逻辑电路
院(系):
吴健雄学院专业:
姓名:
学号:
实验室:
实验组别:
同组人员:
实验时间:
年月日
评定成绩:
审阅教师:
一、
实验目的
1.掌握时序逻辑电路的一般设计过程
2.掌握时序逻辑电路的时延分析方法,了解时序电路对时钟信号相关参数的基本要求
3.掌握时序逻辑电路的基本调试方法
4.熟练使用示波器和逻辑分析仪观察波形图
5.掌握ISE软件的使用方法
6.掌握VHDL语言
二、实验原理
数字电路根据逻辑功能的不同特点,可以分成两大类,一类叫组合逻辑电路(简称组合电路),另一类叫做时序逻辑电路(简称时序电路)。
组合逻辑电路在逻辑功能上的特点是任意时刻的输出仅仅取决于该时刻的输入,与电路原来的状态无关。
而时序逻辑电路在逻辑功能上的特点是任意时刻的输出不仅取决于当时的输入信号,而且还取决于电路原来的状态,或者说,还与以前的输入有关。
常用时序逻辑器件:
1.D触发器
D触发器有六个端口,CP接时钟周期信号,D为信号输入端。
Q和~Q为信号输出端,~S和~R为使能控制端。
在两个使能控制端都输入1时触发器锁存D,~R为0,~S为1时输出Q为1,反之输出Q为0.不允许两个使能端同时为0,会造成不稳定的未知状态。
D触发器是时序逻辑电路的基本器件,主要作用是在时钟信号上升沿将D的信号输出。
2.MSI计数器
计数器74161为模16计数器,其中包含两个使能端ENP和ENT,一个同步置数端~L,置数输入端D0~3,异步清零端~CLR,输出端Q0~3以及进位信号CO。
计数器在时钟的上升沿输出加1.
除了74161外,还有74160、74163、74193、74197、74192等等,不同的MSI计数器有不同的特殊功能,但本质都类似,只是遵循不同的码制,清零置数方式以及增减模式而已。
计数器常用来制作分频器。
3.移位寄存器
移位寄存器74194包括工作模式控制端S1S0,置数输入端D0~3,输出端Q0~3以及串行输入端。
移位寄存器的功能是令Qn=Qn-1或Qn=Qn+1。
三、实验内容
C)实验内容3:
多方向交通灯(第11周课内周四验收,基础要求占本次实验分的80%,扩展要求占20%)
设计一个多方向交通灯,包括左转、直行和右转信号,时间用数码管显示,信号用LED显示,信号切换时间表如下表所示其中信号切换时间表A为基础要求,信号切换时间表A为扩展要求
(1)写出设计过程,画出电路逻辑图
(2)搭接电路(可修改利用实验二中已经完成的组合单元),验证实验结果
信号切换时间表A
时间(s)
东西(左转)
东西(直右)
南北(左转)
南北(直右)
40
红
绿
红
红
40
绿
红
红
红
40
红
红
红
绿
40
红
红
绿
红
信号切换时间表B
时间(s)
东西(左转)
东西(直右)
南北(左转)
南北(直右)
40
红
绿
红
红
4
红
黄
红
红
40
绿
红
红
红
4
黄
红
红
红
40
红
红
红
绿
4
红
红
红
黄
40
红
红
绿
红
4
红
红
黄
红
实验数据
设计电路(真值表、卡诺图、函数表达式、电路原理图):
本实验属于较复杂功能电路设计,理想的设计方式为在MSI时序和组合逻辑功能器件的基础上进行分模块设计。
观察实验要求,预将电路分为三个部分:
模44计数器;组合逻辑LED输出网络;数码管显示控制电路。
模44计数器:
模计数器应用两个二进制四位计数器74161作为数码高位和低位数字的输出,首先将低位的计数器利用清零端调整为模10计数器。
44对应的8421码为01000100,将这个信号反馈到置数端,每次计数到44时下一次置数为01.模44计数器电路设计完成。
组合逻辑LED输出网络:
由题可知,整个流程有八个状态,但其实本质是四个以44s为周期的状态。
结合第二次试验,对各LED输出有如下变量定义:
“1”代表低电平灯亮,“0”代表高电平不亮。
对各状态编码后,本实验中各状态下各变量值为:
状态编码应当来自一个模8的计数器,再取一个74161改装成模8计数器,将计数器三个低位的输出端与74138译码器的对应输入端相连。
该模8计数器的时钟信号来自于一个与门输出的信号,这个信号在每一次模44计数器输出为44和40之后上升一次,之后状态+1.
数码管显示控制电路:
这部分的电路要求是在数码管显示40之后的四秒内高位数码管显示为0,相当于数完40之后再数4.利用之前74138输出的状态可以轻易实现控制。
即在对应输出状态为001、011、101、111时使高位数码管的第三位置0,其余的时候按照模44计数就行。
将三个模块结合起来,检查使能端的连接后电路设计完毕如下:
此电路总共需要9个元器件:
三片74161,一片74138,一片7420,三片7400,一片7404.
静态验证:
答:
(自拟表格)利用单脉冲测试后得到真值表为:
数据分析:
LED灯与数码管上正数的时间都显示正确,设计完成。
动态验证:
答:
波形记录:
将TTL信号输入时钟信号端,利用GW2000软件与逻辑分析仪测量时钟信号与12个LED灯上的波形,将所有的波形在同一时间轴上画出来如下:
(表为通道对应的变量)
此图是GW2000上显示的半个状态循环的波形
此图是GW2000上显示的完整循环的波形
数据分析:
波形与时间轴对应正确,电平正确,波形的上升沿与下降沿出现时间也
正确。
D)内容4小数分频器(FPGA实现)
设计一个分频器。
要求将频率为32768Hz的方波信号变成32.768Hz的方波信号。
其中32768Hz的方波信号需要自己通过电路产生。
根据实验要求,拟出设计方案。
根据设计方案选择器件,并查阅所用器件的功能表和引脚图。
写出设计过程,画出电路逻辑图和实验接线图并标出引脚号。
④用逻辑分析仪观察时钟脉冲CLK和各计数器输出端的波形。
⑤用逻辑分析仪对时钟脉冲CLK和各计数器输出端的信号做状态分析。
实验数据
设计电路(真值表、卡诺图、函数表达式、电路原理图):
利用振荡电路产生方波信号,电路如图:
分频器一般由计数器组成,本实验利用三个模10计数器级联组成一个模1000计数器,此时进位输出信号每1000个时钟信号上升沿产生一个上升沿信号,要将这个信号保留500个时钟周期才算占空比50%。
在后面再加一个由同步时钟组成的计数器用以锁存。
电路原理图如下:
②动态验证:
答:
波形记录:
将示波器分别接在振荡电路产生的信号输出端口和分频器产生的信号输出端口,所得波形如下(忘了拍照,只好放仿真波形):
状态分析:
可以看出,从分频器输出的波形也是方波信号,而且频率为振荡电路输出信号的1/1000,并且占空比为50%。
分频器设计符合要求,电路设计完成。
E)实验内容5行列式键盘识别电路(FPGA实现)
设计一个电路,当按下4×4矩阵键盘中的任何一个键时,在数码管上显示相应的键值。
实验箱上的4×4键盘上拉电阻已经在内部连接好。
根据实验要求,拟出设计方案。
根据设计方案选择器件,并查阅所用器件的功能表和引脚图。
写出设计过程,画出电路逻辑图和实验接线图并标出引脚号。
④用逻辑分析仪观察时钟脉冲CLK和各计数器输出端的波形。
⑤用逻辑分析仪对时钟脉冲CLK和各计数器输出端的信号做状态分析。
实验数据
设计电路(真值表、卡诺图、函数表达式、电路原理图):
矩阵键盘分为行row和列col共8条线,其中在列上加0111、1011、1101、1110的扫描电平,在行上全加高电平。
某一个按键被按下时,对应的行和列会被连在一起,几个时钟信号之后,输出电平将保持稳定,其中对应为0的是哪条线,就代表哪一行,哪一列上的按键被按下了。
另外由于每个人按键习惯不同,在按键按下和松开时可能会有抖动,这些抖动可能引起不必要的错误显示,需要用一个锁存器对行和列上的电平进行消抖处理。
最终为了保持按下的数值会在下一次键盘信号到来之前保持,在最后的输出位置应该再加一个锁存器。
扫描电平利用移位寄存器实现,行与列电平信号和输出的8421码之间的转换由ROM实现,电路原理图如下:
静态验证:
答:
(自拟表格)使用逻辑分析仪测得对应行与列电平信号和输出的8421码之间的关系如下表:
数据分析:
此表与在为ROM编码时对应的coe文件一致,并且按键所得结果正确且能在数码管上保存,电路设计成功。
动态验证:
答:
波形记录:
令Row为1011,此时的Col为0111,对应的波形如下:
数据分析:
波形显示,当Row(0:
3)为1011,Col(0:
3)为0111时,对应的Output(3:
0)为0100。
这与coe文件相符,显示为8.
四、思考题
一个12进制加法计数器和一个12分频器有何区别?
答:
12进制加法计数器在进位时只产生一个时钟周期的高电平,而12分频器应该达到占空比50%的要求,因此它的高电平应当持续6个时钟周期,这就需要一个触发器保持电平。
五,实验总结
这次实验的难度比之前都要大,需要我们对Multisim、ISE等软件有充分的了解,同时又需要我们熟谙在面包板上搭接电路。
实验过程中也遇到了不少困难。
比如在设计以移位寄存器为核心的序列发生器时,开始总是得到“011”的序列,经过仔细检查电路后发现,两个数据选择器的级联出现了问题:
在我使用高位片时,没有将低位片使能端置1,导致逻辑错误。
又比如在分频器设计中我开始使用的是简易触发器的异步时钟,示波器上出现了大量毛刺,这是异步时钟普遍存在的问题。
后来我使用一个计数器充当同步时钟锁存器,解决了问题。
但总得来说,虽然出现了不少各种各样的小问题,在与老师同学的交流后最终也都一一解决了,实验还是十分顺利令人满意的。
在这一过程中,我掌握了更多时序逻辑电路的知识,对其原理有了更深的把握,也为以后更多的时序逻辑电路的使用打好基础。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 实验