基本逻辑门电路.docx
- 文档编号:350313
- 上传时间:2022-10-09
- 格式:DOCX
- 页数:19
- 大小:318.68KB
基本逻辑门电路.docx
《基本逻辑门电路.docx》由会员分享,可在线阅读,更多相关《基本逻辑门电路.docx(19页珍藏版)》请在冰豆网上搜索。
基本逻辑门电路
基本逻辑门电路
第一节基本逻辑门电路
1.1门电路的概念:
实现基本和常用逻辑运算的电子电路,叫逻辑门电路。
实现与运算的叫与门,实现或运算的叫或门,实现非运算的叫非门,也叫做反相器,等等(用逻辑1表示高电平;用逻辑0表示低电平)
11.2与门:
逻辑表达式 F=AB
即只有当输入端A和B均为1时,输出端Y才为1,不然Y为0.与门的常用芯片型号有:
74LS08,74LS09等.
11.3或门:
逻辑表达式 F=A+B
即当输入端A和B有一个为1时,输出端Y即为1,所以输入端A和B均为0时,Y才会为O.或门的常用芯片型号有:
74LS32等.
11.4.非门逻辑表达式F=A
即输出端总是与输入端相反.非门的常用芯片型号有:
74LS04,74LS05,74LS06,74LS14等.
11.5.与非门逻辑表达式F=AB
A
F
B
11.9.与或非门:
逻辑表逻辑表达式F=AB+CD
A
B
CF
D
11.10.RS触发器:
电路结构
把两个与非门G1、G2的输入、输出端交叉连接,即可构成基本RS触发器,其逻辑电路如图7.2.1.(a)所示。
它有两个输入端R、S和两个输出端Q、Q。
工作原理:
基本RS触发器的逻辑方程为:
根据上述两个式子得到它的四种输入与输出的关系:
1.当R=1、S=0时,则Q=0,Q=1,触发器置1。
2.当R=0、S=1时,则Q=1,Q=0,触发器置0。
如上所述,当触发器的两个输入端加入不同逻辑电平时,它的两个输出端Q和Q有两种互补的稳定状态。
一般规定触发器Q端的状态作为触发器的状态。
通常称触发器处于某种状态,实际是指它的Q端的状态。
Q=1、Q=0时,称触发器处于1态,反之触发器处于0态。
S=0,R=1使触发器置1,或称置位。
因置位的决定条件是S=0,故称S端为置1端。
R=0,S=1时,使触发器置0,或称复位。
同理,称R端为置0端或复位端。
若触发器原来为1态,欲使之变为0态,必须令R端的电平由1变0,S端的电平由0变1。
这里所加的输入信号(低电平)称为触发信号,由它们导致的转换过程称为翻转。
由于这里的触发信号是电平,因此这种触发器称为电平控制触发器。
从功能方面看,它只能在S和R的作用下置0和置1,所以又称为置0置1触发器,或称为置位复位触发器。
其逻辑符号如图7.2.1(b)所示。
由于置0或置1都是触发信号低电平有效,因此,S端和R端都画有小圆圈。
3.当R=S=1时,触发器状态保持不变。
触发器保持状态时,输入端都加非有效电平(高电平),需要触发翻转时,要求在某一输入端加一负脉冲,例如在S端加负脉冲使触发器置1,该脉冲信号回到高电平后,触发器仍维持1状态不变,相当于把S端某一时刻的电平信号存储起来,这体现了触发器具有记忆功能。
4.当R=S=0时,触发器状态不确定
在此条件下,两个与非门的输出端Q和Q全为1,在两个输入信号都同时撤去(回到1)后,由于两个与非门的延迟时间无法确定,触发器的状态不能确定是1还是0,因此称这种情况为不定状态,这种情况应当避免。
从另外一个角度来说,正因为R端和S端完成置0、置1都是低电平有效,所以二者不能同时为0。
此外,还可以用或非门的输入、输出端交叉连接构成置0、置1触发器,其逻辑图和逻辑符号分别如图7.2.2(a)和7.2.2(b)所示。
这种触发器的触发信号是高电平有效,因此在逻辑符号的S端和R端没有小圆圈。
2.特征方程
基本RS触发器的特性:
1.基本RS触发器具有置位、复位和保持(记忆)的功能;
2.基本RS触发器的触发信号是低电平有效,属于电平触发方式;
3.基本RS触发器存在约束条件(R+S=1),由于两个与非门的延迟时间无法确定;当R=S=0时,将导致下一状态的不确定。
4.当输入信号发生变化时,输出即刻就会发生相应的变化,即抗干扰性能较差。
第二节TTL逻辑门电路
以双极型半导体管为基本元件,集成在一块硅片上,并具有一定的逻辑功能的电路称为双极型逻辑集成电路,简称TTL逻辑门电路。
称Transistor-TransistorLogic,即BJT-BJT逻辑门电路,是数字电子技术中常用的一种逻辑门电路,应用较早,技术已比较成熟。
TTL主要有BJT(BipolarJunctionTransistor即双极结型晶体管,晶体三极管)和电阻构成,具有速度快的特点。
最早的TTL门电路是74系列,后来出现了74H系列,74L系列,74LS,74AS,74ALS等系列。
但是由于TTL功耗大等缺点,正逐渐被CMOS电路取代。
12.1CMOS逻辑门电路
CMOS逻辑门电路是在TTL电路问世之后,所开发出的第二种广泛应用的数字集成器件,从发展趋势来看,由于制造工艺的改进,CMOS电路的性能有可能超越TTL而成为占主导地位的逻辑器件。
CMOS电路的工作速度可与TTL相比较,而它的功耗和抗干扰能力则远优于TTL。
此外,几乎所有的超大规模存储器件,以及PLD器件都采用CMOS艺制造,且费用较低。
早期生产的CMOS门电路为4000系列,随后发展为4000B系列。
当前与TTL兼容的CMO器件如74HCT系列等可与TTL器件交换使用。
下面首先讨论CMOS反相器,然后介绍其他CMO逻辑门电路。
MOS管结构图
MOS管主要参数:
1.开启电压VT
·开启电压(又称阈值电压):
使得源极S和漏极D之间开始形成导电沟道所需的栅极电压;
·标准的N沟道MOS管,VT约为3~6V;
·通过工艺上的改进,可以使MOS管的VT值降到2~3V。
2.直流输入电阻RGS
·即在栅源极之间加的电压与栅极电流之比
·这一特性有时以流过栅极的栅流表示
·MOS管的RGS可以很容易地超过1010Ω。
3.漏源击穿电压BVDS
·在VGS=0(增强型)的条件下,在增加漏源电压过程中使ID开始剧增时的VDS称为漏源击穿电压BVDS
·ID剧增的原因有下列两个方面:
(1)漏极附近耗尽层的雪崩击穿
(2)漏源极间的穿通击穿
·有些MOS管中,其沟道长度较短,不断增加VDS会使漏区的耗尽层一直扩展到源区,使沟道长度为零,即产生漏源间的穿通,穿通后
,源区中的多数载流子,将直接受耗尽层电场的吸引,到达漏区,产生大的ID
4.栅源击穿电压BVGS
·在增加栅源电压过程中,使栅极电流IG由零开始剧增时的VGS,称为栅源击穿电压BVGS。
5.低频跨导gm
·在VDS为某一固定数值的条件下,漏极电流的微变量和引起这个变化的栅源电压微变量之比称为跨导
·gm反映了栅源电压对漏极电流的控制能力
·是表征MOS管放大能力的一个重要参数
·一般在十分之几至几mA/V的范围内
6.导通电阻RON
·导通电阻RON说明了VDS对ID的影响,是漏极特性某一点切线的斜率的倒数
·在饱和区,ID几乎不随VDS改变,RON的数值很大,一般在几十千欧到几百千欧之间
·由于在数字电路中,MOS管导通时经常工作在VDS=0的状态下,所以这时的导通电阻RON可用原点的RON来近似
·对一般的MOS管而言,RON的数值在几百欧以内
7.极间电容
·三个电极之间都存在着极间电容:
栅源电容CGS、栅漏电容CGD和漏源电容CDS
·CGS和CGD约为1~3pF
·CDS约在0.1~1pF之间
8.低频噪声系数NF
·噪声是由管子内部载流子运动的不规则性所引起的
·由于它的存在,就使一个放大器即便在没有信号输人时,在输 出端也出现不规则的电压或电流变化
·噪声性能的大小通常用噪声系数NF来表示,它的单位为分贝(dB)
·这个数值越小,代表管子所产生的噪声越小
·低频噪声系数是在低频范围内测出的噪声系数
·场效应管的噪声系数约为几个分贝,它比双极性三极管的要小
第三节单元电路
13.1CMOS反相器
由本书模拟部分已知,MOSFET有P沟道和N沟道两种,每种中又有耗尽型和增强型两类。
由N沟道和P沟道两种MOSFET组成的电路称为互补MOS或CMOS电路。
下图表示CMOS反相器电路,由两只增强型MOSFET组成,其中一个为N沟道结构,另一个为P沟道结构。
为了电路能正常工作,要求电源电压VDD大于两个管子的开启电压的绝对值之和,即
VDD>(VTN+|VTP|)。
1.工作原理
首先考虑两种极限情况:
当vI处于逻辑0时,相应的电压近似为0V;而当vI处于逻辑1时,相应的电压近似为VDD。
假设在两种情况下N沟道管TN为工作管P沟道管TP为负载管。
但是,由于电路是互补对称的,这种假设可以是任意的,相反的情况亦将导致相同的结果。
下图分析了当vI=VDD时的工作情况。
在TN的输出特性iD—vDS(vGSN=VDD)(注意vDSN=vO)上,叠加一条负载线,它是负载管TP在vSGP=0V时的输出特性iD-vSD。
由于vSGP<VT(VTN=|VTP|=VT),负载曲线几乎是一条与横轴重合的水平线。
两条曲线的交点即工作点。
显然,这时的输出电压vOL≈0V(典型值<10mV,而通过两管的电流接近于零。
这就是说,电路的功耗很小(微瓦量级)
下图分析了另一种极限情况,此时对应于vI=0V。
此时工作管TN在vGSN=0的情况下运用,其输出特性iD-vDS几乎与横轴重合,负载曲线是负载管TP在vsGP=VDD时的输出特性iD-vDS。
由图可知,工作点决定了VO=VOH≈VDD;通过两器件的电流接近零值。
可见上述两种极限情况下的功耗都很低。
由此可知,基本CMOS反相器近似于一理想的逻辑单元,其输出电压接近于零或+VDD,而功耗几乎为零。
2.传输特性
下图为CMOS反相器的传输特性图。
图中VDD=10V,VTN=|VTP|=VT=
2V。
由于VDD>(VTN+|VTP|),因此,当VDD-|VTP|>vI>VTN时,TN和TP两管同时导通。
考虑到电路是互补对称的,一器件可将另一器件视为它的漏极负载。
还应注意到,器件在放大区(饱和区)呈现恒流特性,两器件之一可当作高阻值的负载。
因此,在过渡区域,传输特性变化比较急剧。
两管在VI=VDD/2处转换状态。
3.工作速度
CMOS反相器在电容负载情况下,它的开通时间与关闭时间是相等的,这是因为电路具有互补对称的性质。
下图表示当vI=0V时,TN截止,TP导通,由VDD通过TP向负载电容CL充电的情况。
由于CMOS反相器中,两管的gm值均设计得较大,其导通电阻较小,充电回路的时间常数较小。
类似地,亦可分析电容CL的放电过程。
CMOS反相器的平均传输延迟时间约为10ns。
13.2CMOS逻辑门电路
1.与非门电路
下图是2输入端CMOS与非门电路,其中包括两个串联的N沟道增强型MOS管和两个并联的P沟道增强型MOS管。
每个输入端连到一个N沟道和一个P沟道MOS管的栅极。
当输入端A、B中只要有一个为低电平时,就会使与它相连的NMOS管截止,与它相连的PMOS管导通,输出为高电平;仅当A、B全为高电平时,才会使两个串联的NMOS管都导通,使两个并联的PMOS管都截止,输出为低电平。
因此,这种电路具有与非的逻辑功能,即
n个输入端的与非门必须有n个NMOS管串联和n个PMOS管并联。
2.或非门电路
下图是2输入端CMOS或非门电路。
其中包括两个并联的N沟道增强型MOS管和两个串联的P沟道增强型MOS管。
当输入端A、B中只要有一个为高
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 基本 逻辑 门电路