基于CPLD的三相多波形函数发生.docx
- 文档编号:3417299
- 上传时间:2022-11-22
- 格式:DOCX
- 页数:45
- 大小:374.91KB
基于CPLD的三相多波形函数发生.docx
《基于CPLD的三相多波形函数发生.docx》由会员分享,可在线阅读,更多相关《基于CPLD的三相多波形函数发生.docx(45页珍藏版)》请在冰豆网上搜索。
基于CPLD的三相多波形函数发生
毕业设计开题报告
基于CPLD的三相多波形函数发生器
系别:
班级:
学生姓名:
指导教师:
20年月日
毕业设计开题报告
课题题目
基于CPLD的三相多波形函数发生器
课题性质
ABCDE
□□■□□
课题来源
ABCD
□□■□
成果形式
ABCDE
□■■□■
同组同学
无
见附页
指导教师意见(课题难度是否适中、工作量是否饱满、进度安排是否合理、工作条件是否具备等)
指导教师签名:
月日
专家组及系里意见(选题是否适宜、各项内容是否达到毕业设计(论文)大纲要求、整改意见等)
专家组成员签字:
教学主任(签章):
月日
基于CPLD的三相多波形函数发生器的设计
1主要技术指标
设计制作一个基于CPLD的三相多波形函数发生器,能输出正弦波、三角波、方波等波形的信号源电路。
a.对正弦波信号的要求为:
信号频率范围:
20Hz-20kHz之间可调,步长为10Hz;
频率稳定度:
优于1/10000;
非线性失真系数≤3%。
b.对方波信号的要求是:
信号频率范围:
20Hz-20kHz;
上升和下降时间<1µs;
c.对三角波信号的要求为:
信号频率范围:
20Hz-20kHz之间可调。
d.对以上三种频率均要求:
产生的频率都可以预置;
要求负载为600Ω时,输出信号的幅值大于3V;
输出的信号幅值能在100mv~3V的范围内调整,步长为100mV。
以上三种波形之间的相位差均为120°。
2工作思路
数字直接频率合成(DirectDigitalSynthesis)是20世纪60年代末出现的第三代频率合成技术。
该技术从相位概念出发,以时域采样定理为基础,在时域中进行频率合成。
DDS频率转换速度快,频率分辨率高,并在频率转换时可保持相位的连续,因而易于实现多种调制功能。
DDS是全数字化技术,其幅度、相位、频率均可实现程控,并可通过更换波形数据灵活实现任意波形。
数字直接频率合成(DDS)是产生正弦波、方波、矩形波和三角波等比较理想的方法,可以通过软件和硬件实现,即首先将构成波形的数据编程存入EPROM中,然后再利用累加器按照频率要求相对应的相位增量作累加,再以累加器的相位值为地址码,读取存储器中的波形数据,经过D/A变换和滤波后得到波形信号输出。
CPLD的内部结构首先由控制寄存器将外部控制器送入的数据转换为频率和幅度控制字;然后再由分频器根据频率控制字进行分频并将输出作为寻址计数器的时钟;寻址计数器的寻址空间为360字节,由于寻址空间为360字节,故在输出寻址数大于360时,须对360取模。
通过模360加法器可以产生120°的相位差。
模360加法器设计这个模块是用来产生120°的相移,以形成三相相差为120°的输出波形。
CPLD幅度控制字经D/A转换输出后,可作为查找表输出DAC的参考电压,
该参考电压可通过改变幅度控制字来进行改变,从而改变输出信号的幅度。
控制寄存器的设计主要是将外部控制器输入的数据转换为频率和幅度控制字。
分频比可变的分频器模块的设计主要是根据频率控制字决定分频倍数,从而输出与频率控制字相对应的频率时钟,此模块的输出可作为寻址计数器的时钟。
寻址计数器主要用于产生对ROM寻址输出波形数据的寻址信号,其寻址空间为360字节。
可对ROM中的查找表进行寻址,查找表ROM设计这个模块主要用于存储各种波形数据,以便通过寻址计数器寻址输出并经D/A转换来输出各种波形,其中包括正弦波、三角波、方波以及锯齿波。
此方案可以方便地输出多种三相波形,而且由于CPLD具有可编程重置特性,因而可以方便地改变控制方式或更换波形数据,而且简单易行,易于系统升级,同时具有很高的性价比。
图1毕业设计流程图
MAX+PLUSⅡ是第三代CPLD/FPGA开发系统,它界面友好,使用方便;设计者无须精通器件内部的复杂结构;可以采用多种设计输入方式建立设计项目。
MAX+PLUSⅡ的在平台的操作菜单十分便于设计者运用这些模块完成较复杂的设计;MAX+PLUSⅡ具有门级仿真器,可以进行功能仿真和时序仿真,能产生精确的仿真结果。
VHDL语言是一种硬件描述语言,它的全称为“超高速集成电路硬件描述语言”。
VHDL中,被描述的电路或系统由实体和结构体两个部分组成。
实体说明部分描述该电路或系统的接口信息,结构体部分则描述该电路或系统的内部结构、数据流或动作行为的情况,用它适配于模块的输入/输出,体现出实体端口的功能。
实体和结构体相配合组成VHDL设计文件。
一个设计实体可以包含一个或多个结构体,用于描述设计实体的逻辑结构和逻辑功能。
基于CPLD和DDS技术的函数发生器可以实现信号波形的多样化,而且方便可靠,简单经济,系统易于扩展,同时可大大提高输出信号的带宽。
以上介绍的是基于可编程逻辑器件CPLD和数字直接频率合成技术(DDS)的三相多波形函数发生器的基本原理,也就是进行本次设计工作的工作思路。
图2CPLD的基本设计工作流程
3课题的准备情况及进度计划
在课题的准备中,我查阅了图书馆的相关书籍并上网搜寻了相关资料,了解了许多关于DDS与CPLD方面的信息,使自己的对这一课题的认识得到了提高,同时对制作此函数发生器有了很大信心。
现在前期准备工作已基本完成。
进度计划:
在06~07学年下学期第十周以前完成。
进度时间安排
计划任务
早进入阶段
拟订设计目标,准备开题报告
1~2周
进行设计规划,确定设计具体步骤及方案
3~5周
用MUS+PLUSⅡ等软件编写所需程序
6~8周
下载程序并调试波形发生器
9~10周
准备毕业设计论文答辩
4主要参考文献
[1]沈明山.EDA技术及可编程器件应用时训[M].北京:
科学出版社.2003
[2]付慧生.复杂可编程逻辑器件与应用设计[M].北京:
中国矿业大学出版社.2003
[3]李国洪,沈明山.可编程器件EDA技术与实践[M].北京:
机械工业出版社.2004
[4]陈赜.CPLD/FPGA与ASIC设计实践教程[M].北京:
科学出版社.2004
[5]蔡明生.电子设计[M].北京:
高等教育出版社.2003
[6]李东升.电子设计自动化与IC设计[M].北京:
高等教育出版社.2004
[7]李洋.EDA技术实用教程[M].北京:
机械工业出版社.2005
[8]张秀娟,陈新华等.EDA设计与仿真实践[M].北京:
机械工业出版社.2004
[9]尹常永.EDA技术与数字系统设计[M].陕西:
西安电子科技大学出版社.2003
[10]潭会生,张昌凡等.EDA技术与应用(第二版)[M].陕西:
西安电子科技大学出版社.2004
[11]王祖强.电子实际自动化(EDA)技术实验教程[M].山东:
山东大学出版社.2003
[12]朱正伟.EDA技术及应用[M].北京:
清华大学出版社.2004
[13]刘艳萍,高振斌等.EDA实用技术及应用[M].北京:
国防工业出版社.2005
[14]焦素敏.EDA应用技术[M].北京:
清华大学出版社.2004
[15]潘松,黄继业.EDA技术与VHDL[M].北京:
清华大学出版社.2003
摘要
直接数字频率合成(DirectDigitalSynthesis,DDS)是20世纪60年代末出现的第三代频率合成技术,该技术从相位概念出发,以时域采样定理为基础,在时域中进行频率合成,它以可编程逻辑器件(CPLD)作为控制及数据处理的核心,可将波形数据用D/A转换器快速恢复。
基于CPLD和DDS技术的函数发生器可以实现信号波形的多样化,同时大大提高输出信号的带宽。
整个设计采用MAX+plusII开发平台,VHDL编程实现,基于可编程逻辑器件CPLD设计多波形信号发生器。
用VHDL编程实现,其设计过程简单,极易修改,可移植性强。
系统以CPLD为核心,采用直接数字合成技术,辅以必要的模拟电路,构成一个波形稳定,精度较高的函数信号发生器。
系统的特色在于除晶体振荡器和A/D转换外,全部集成在一片CPLD芯片上,使系统大大简化。
它可输出频率、幅度可调的正弦波、三角波、方波。
另外由于CPLD具有可编程重置特性,因而可以方便地更换波形数据,且简单易行,带来极大方便。
关键词:
信号发生器设计;三相;VHDL;CPLD;MAX+plusII
ABSTRACT
Directdigitalfrequencysynthesize(DDFS)isarecentlyandrapidlydevelopedtechnologywhichfeatureshighfrequencyresolution.ThispaperbrieflyintroducesthebasicprincipleofDDS.ThebasicprincipleandperformanceofCPLDchip.ThenitmainlydescribeshowtouseCPLDchiptodesignafunctiongeneratorofhighaccuracy.Theprincipleofthree-phasemulti-signalgeneratorbasedonCPLDandDDStechnologyisintroduced.Basedonthese,themodulesofCPLDdesignaregiven.
Themulti-wavesignalgeneratorisdesignedbasedonprogram-mablelogicalcomponentCPLD.TheVHDLprogrammingrealizationandtheMAX+plusIIdevelopmentplatform.BesidesthecrystaloscillatorandtheA/Dtransformation,theentiresystemcompletelyintegratesontheCPLDchip.Themulti-wavesignalgeneratormayoutputthesine-wave,thetriangle-wave,thesquare-wave.Thendownloadedunderthesituationwhichtheentiresystemhardwareconnectsdonotchange,andfinallyoutputthespecialprofilewhichuserneeds.Themulti-wavesignalgeneratorgenerateswavewhichtheconventionalfunctionsignalgeneratorscan’tmake.MoreoverbecauseoftheprogrammableresetfeatureoftheCPLD,thegeneratorcanchangethewavedataconvenientlyandpracticeeasily.ThewholedesignrealizesbytheVHDLprogrammer.Itsdesignprocesshassimplefeature,easymodificationandhightransportation.
Keywords:
SignalGeneratorDesign;Three-phase;VHDL;CPLD;MAX+plusII
目录
1引言1
2基于CPLD的三相多波形函数发生器设计3
2.1波形发生器系统的设计方法及其技术指标3
2.1.1设计方式概述3
2.1.2三相函数多波形发生器技术指标5
2.1.3三相波形发生器设计方法概述5
2.2设计方案6
2.2.1三相函数发生器设计原理6
2.2.2多波形发生器的各个波形模块设计方式简介9
2.3调试部分12
2.3.1CPLD在使用中遇到的问题12
2.3.2控制电路的调试13
2.3.3DAC电路的调试13
2.3.4程序的调试13
2.3.5硬件电路的调试13
结论15
参考文献16
附录1三相多波形函数发生器各模块的程序17
附录2元件介绍23
1DAC083223
2LM32424
3PM7128SLC84-15芯片25
附录3电路原理图26
附录4英文资料及译文27
1英文资料27
2英文译文36
致谢43
1引言
现代电子技术的核心技术是EDA(ElectronicDesignAutomation)。
EDA技术就是依赖强大的电子计算机在EDA开发平台上,对硬件描述语言HDL(HardwareDescriptionLanguage)系统逻辑描述手段完成的设计文件,自动的完成逻辑编译、逻辑化简、逻辑分割、逻辑综合、结构综合(布局布线),以及逻辑优化和仿真测试,直至实现既定的电子线路系统功能。
EDA技术使得设计者的工作仅限于利用软件的方式,即利用硬件描述语言和EDA软件来完成对系统硬件功能的实现。
EDA使得电子技术领域各学科的界限更加模糊,更加护为包容:
模拟与数字、软件与硬件、系统与器件、行为与结构、ASIC(ApplicationSpecificIntegratedCircuit,专用集成电路)与FPGA(FieldProgrammableGateArray)等。
EDA技术在21世纪得到的很大进步,例如更大规模的FPGA和CPLD(ComplexProgrammableLogicDevice)器件的不断推出;软硬件IP核(IntellectualProperty)在电子行业的产业领域、技术领域和设计应用领域得到进一步的确认;系统级、行为验证级硬件描述语言(SystemC)的出现,使复杂电子系统和验证趋于简单。
硬件描述语言VHDL[全名是VHSIC(VeryHighSpeedIntegratedCircuit)HardwareDescriptionLanguage]是EDA技术的重要组成部分,由美国国防部发起创建,由IEEE(TheInstituteofElectricalandElectronicsEngineers)进一步发展并发布,是硬件描述语言的业界标准之一。
VHDL语言具有很强的电路描述和建模能力,能从多个层次对数字系统进行建模和描述,从而大大简化了硬件设计任务,提高了设计效率和可靠性。
VHDL具有与具体硬件电路无关和与设计平台无关的特性,并且具有良好的电路行为描述和系统描述的能力,VHDL支持各种模式的设计方法:
自顶向下与自顶向上或混合方法,在面对当今电子产品生命周期缩短,需要多次重新设计以融入最新技术、改变工艺等方面,VHDL具有良好的适应性。
向器件作编程或适配习惯上叫做下载,这要通过下载软件平台或者下载电缆实现。
这是设计过程中的重要步骤,可以利用MAX+PLUSⅡ软件在计算机上完成设计并下载到目标器件中。
EDA工具软件大致可以分为5个模块:
设计输入编辑器,仿真器,HDL综合器,适配器,下载器等。
DirectDigitalSynthesis(DDS)是20世纪60年代末出现的第三代频率合成技术。
该技术从相位概念出发,以时域采样定理为基础,在时域中进行频率合成,它以可编程逻辑器件(CPLD)作为控制及数据处理的核心,将存于FlashROM的波形数据用D/A转换器快速恢复。
DDS频率转换速度快,频率分辨率高,并在频率转换时可保持相位的连续,因而易于实现多种调制功能。
DDS是全数字化技术,其幅度、相位、频率均可实现程控,并可通过更换波形数据灵活实现任意波形。
此外,DDS易于单片集成,体积小,价格低,功耗小,因此DDS技术近年来得到了飞速发展,其应用也越来越广泛。
基于CPLD和DDS技术的函数发生器可以实现信号波形的多样化,而且方便可靠,简单经济,系统易于扩展,同时可大大提高输出信号的带宽。
CPLD为连续式互连结构,器件引脚到内部逻辑单元,以及各逻辑单元之间,是通过全局互连总线中的多路选择器或交叉矩阵选通构成信号通路。
其主要特点是内部时间延时与器件逻辑结构等无关,各模块之间提供了具有固定时延的快速互连通道,因此可以预测时间延时,容易消除竞争冒险等现象,便于各种逻辑电路设计。
本文的DDS系统以CPLD为核心,采用直接数字合成技术,辅以必要的模拟电路,构成一个波形稳定,精度较高的函数信号发生器。
本系统的特色在于CPLD中集成了大部分电路,使系统大大简化,除输出所需的正弦波、方波、三角波,还可进行波形存储,三种波形之间的相位差均为120°,是三相的CPLD系统。
DDS的理论依据是奈奎斯特抽样定理。
根据该定理,对于一个周期正弦波连续信号,可以沿其相位轴方向,以等量的相位间隔对其进行相位/幅度抽样,得到一个周期性的正弦信号的离散相位的幅度序列,并且对模拟幅度进行量化,量化后的幅值采用相应的二进制数据编码。
这样就把一个周期的正弦波连续信号转换成为一系列离散的二进制数字量,然后通过一定的手段固化在只读存储器ROM中,每个存储单元的地址即是相位取样地址,存储单元的内容是已经量化了的正弦波幅值。
这样的一个只读存储器就构成了一个与2π周期内相位取样相对应的正弦函数表,因它存储的是一个周期的正弦波波形幅值,因此又称其为正弦波形存储器。
此时,正弦波形信号的相位与时间成线性关系。
根据这一基本关系,在一定频率的时钟信号作用下,通过一个线性的计数时序发生器所产生的取样地址对已得到的正弦波波形存储器进行扫描,进而周期性地读取波形存储器中的数据,其输出通过数模转换器及低通滤波器就可以合成一个完整的、具有一定频率的正弦波信号。
DDS电路一般包括系统时钟、相位累加器、相位调制器、ROM查找表、D/A转换器和低通滤波器(LPF)。
基于CPLD和DDS技术的函数发生器可以实现信号波形的多样化,而且方便可靠,简单经济,系统易于扩展,同时可大大提高输出信号的带宽。
2基于CPLD的三相多波形函数发生器设计
2.1波形发生器系统的设计方法及其技术指标
2.1.1设计方式概述
在电子工程设计与测试中,常常需要一些具有特殊要求的信号,要求其波形产生多,频率方便可调。
通常的信号产生器难以满足要求,市场上出售的任意信号产生器价格昂贵。
在老师指导下,结合实际要求,我设计了一种基于CPLD的三相多波形函数发生器,能输出正弦波、三角波、方波等波形信号,波形信号之间的相位差均为120˚。
复杂可编程逻辑器件CPLD器件可以代替许多分立元器件,从而大大降低了电路板的复杂程度。
对于CPLD器件的设计一般可以分为设计输入、设计实现和器件编程三个设计步骤以及相应的功能仿真、时序仿真和器件测试三个设计验证过程。
设计输入有多种方式,目前最常用的有电路图和硬件描述语言两种,对于简单的设计,可采用原理图的方式设计,对于复杂的设计可使用原理图或硬件描述语言(Verilog,AHDL,VHDL语言),或者两者混用,采用层次化设计方法,分模块层次地进行描述。
原理图设计方法主要是按照数字系统的功能采用具体的逻辑器件组合来实现的把这些由具体器件实现逻辑功能的电路图输入到软件当中。
这种设计方法比较直观。
硬件描述语言设计方法主要把数字系统的逻辑功能用硬件语言来描述,采用VHDL语言描述的数字系统大致有三种;其一称为行为描述,它用几个包含着若干顺序语句的进程描述输入与输出之间的转换关系;其二是数据流描述,用一系列的并发信号赋值语句描述输入与输出之间的关系;其三为结构描述方式,是通过元件之间的互联关系描述输出电路的结构。
无论是原理图输入还是描述语言输入都各有其优点,原理图设计适合于对器件比较熟悉,元件之间的互联清楚,并且需要的设计比较简单的情况,而对于器件不熟悉,设计复杂的情况来说,使用硬件描述语言要方便一些。
设计实现:
设计实现是指从设计输入文件到熔丝图文件(CPLD)的编译过程。
在该过程中,编译软件自动地对设计文件进行综合、优化,并针对所选中的器件进行映射、布局、布线、产生相应的熔丝图或位流数据文件,在此过程中,由于编译软件给系统管脚的分配是比较杂乱的,为了电路板布线的方便,用户可以对输入/输出管脚进行管脚锁定。
器件编程:
器件编程就是将熔丝图文件或位流数据文件下载到相应的CPLD器件中,并与CPLD器件的管脚相对应,所用的软件是ALTARE公司提供的CPLDDN4,这是ALTARE公司CPLD系列的专用下载软件。
设计校验:
对应于设计输入、设计实现和器件编程,设计验证分为了功能仿真、时序仿真、器件测试三个部分。
功能仿真验证设计的逻辑功能,在设计输入过程中,对部分功能或整个设计均可进行仿真;时序仿真是在设计实现以后,针对器件的布局、布线方案进行时延仿真,分析定时关系:
器件测试是在器件编程后,通过实验或借助测试工具,测试器件最终的功能和性能指标。
在设计中系统的接口电路、信号源的大多数逻辑控制都在CPLD中实现。
在该流程中仿真是重点。
仿真又可分为功能仿真(前仿真)与时序仿真(后仿真)。
根据电路设计编制仿真文件,在文件被综合前进行仿真,可验证电路功能;在保证电路已实现设计的功能后,进行综合并对综合的结果进行时序仿真,可验证电路的时序是否满足要求。
当电路的前仿真与后仿真都满足要求,则电路的设计是成功的。
然后设置器件类型并进行引脚锁定,再对文件进行适合于所加配置的逻辑综合;通过后即完成设计。
最后结合系统中的其它部分进行连调,如发现问题可修改设计。
本设计中使用了ALTERA公司提供的配套软件MAX+PLUSII进行文件的输入、编译和下载。
MAX+PLUSII的软件设计主要由设计输入、项目编译、项目校验和器件编程等四部分构成。
图2.1-1CPLD设计流程图
图2.1-2MUS+PLUSⅡ设计的主要组成部分
2.1.2三相函数多波形发生器技术指标
三种波形之间的相位差均为120°,可以同时输出,具有三相的功能。
对以下三种波形的频率均要求:
产生的频率都可以预置;输出的信号幅值能在100mv~3V的范围内调整。
对正弦波信号的要求为:
信号频率范围:
20Hz-20kHz之间可调,步长为10Hz;
非线性失真系数≤3%。
对方波信号的要求是:
信号频率范围:
20Hz-20kHz;上升和下降时间<1µs;
对三角波信号的要求为:
信号频率范围:
20Hz-20kHz之间可调。
2.1.3三相波形发生器设计方法概述
DirectDigitalSynthesis(DDS)是20世纪60年代末出现的第三代频率合成技术。
用DDS技术来设计制作一个基于CPLD的三相多波形函数发生器,并使它能输出正弦波、三角波、方波等波形信号源,三种波形的相位差为120˚。
波形发生器中的CPLD芯片是DDS的控制及数据处理的核心,电路系统主要由时钟信号发生器、波形数据产生器和A/D转换电路组成。
波形数据产生器由数控分频器、三角波产生模块、正弦波产生模块、方波产生模块等构成。
在时钟信号发生器作用下,波形数据产生器生成频率可变的波形数据数字信号,由
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 基于 CPLD 三相 波形 函数 发生