计算机组成原理与系统结构复习提纲.docx

计算机组成原理与系统结构复习提纲.docx

《计算机组成原理与系统结构复习提纲.docx》由会员分享，可在线阅读，更多相关《计算机组成原理与系统结构复习提纲.docx（17页珍藏版）》请在冰豆网上搜索。

计算机组成原理与系统结构复习提纲

第一章概论

复习题及参考答案

1．冯·诺依曼计算机的特点

（1）计算机由运算器、存储器、控制器和输入设备、输出设备五大部件组成

（2）指令和数据用二进制代码表示，指令由操作码和地址码组成

（3）程序存储，指令在存储器内按顺序存放

（4）机器以运算器为中心。

2.计算机硬件的主要技术指标：

机器字长、存储容量、运算速度等

3.计算机的软件系统分类：

系统软件、应用软件

计算机的5级软件层次：

微程序级、机器指令级、操作系统级、系统软件级、应用软件级

4.解释下列概念：

主机、CPU、主存、存储单元、存储元件、存储基元、存储元、存储字、存储字长、存储容量、机器字长、指令字长。

主机——是计算机硬件的主体部分，由CPU+MM（主存或内存）组成；

CPU——中央处理器，是计算机硬件的核心部件，由运算器+控制器组成；

存储字长——存储器一次存取操作的最大位数；

存储容量——存储器中可存二进制代码的总量；

机器字长——CPU能同时处理的数据位数；等于处理器内部寄存器位数

指令字长——一条指令包含的二进制代码位数；

第二章计算机硬件基础（基本不考）

逻辑电平与半导体开关器件特性（三极管饱和状态输出低电平，三极管截止状态输出高电平），TTL门和MOS门电路性能差异（速度、功耗），特殊的TTL门（OC门和三态门），计算机常用的组合逻辑电路有哪些？

时序逻辑电路有哪些？

串行加法器与并行加法器进位方法区别，速度快慢？

第三章信息编码与数据表示

知识点

1、原码、反码、补码和移码的求法，已知[x]补，求[-x]补

2、IEEE754标准的单精度浮点数：

S（符号1位）+E（带阶符的阶码8位）+M（23位小数），符号位s：

正数1负数0；8位带阶符的阶码E=指数移码-1=e+127；M隐藏整数1.。

3（不考）、常用的三种校验码：

奇偶校验码、海明码、CRC循环冗余校验码。

三种校验码原理、检错和纠错能力。

奇偶校验码添加1个奇偶校验位，奇数次错误可检测到，无纠错功能；海明码分组插入校验位，为多重奇偶校验码，有检错和纠错能力，能检错2位，纠错1位；CRC循环冗余校验码在信息位后添上若干冗余位，在发送和接收端用约定多项式进行编码和译码，能检错2位，纠错1位。

应用题：

给定十进制数，求IEEE754标准的单精度浮点数（32位）。

复习题及参考答案

1.“0”的原码有2种，反码2种，补码1种，移码1种

2.已知[x]补=1,1100[-x]补=0,0011+1=0,0100[x]移=0,1100

3.真值（11.375）10，求其32位浮点机器数

（1）（11.375）10＝＋1011.011＝＋（1.011011）×23

（2）包括隐藏位1的尾数M：

1.M＝1.011011M=011011

23位尾数M=01101100000000000000000

数的符号S=0

指数e=（3）10的8位移码=10000011

指数的8位阶码E=指数的移码–1=10000011–1=10000010

（3）真值11.375的32位浮点机器数为：

尾数符号S↔8位阶码E↔23位尾数M（不含1.）

S+E+M=01000001001101100000000000000000

第四章运算方法和运算器

知识点

1、[X+Y]补=[X]补+[Y]补，[X-Y]补=[X]补+[-Y]补，双符号判断溢出的方法

2、算术左移和算术右移，已知[X]补，求[2X]补，[（1/2）X]补

3、定点乘法器种类（一位原码、一位补码校正、一位补码Booth）

应用题：

补码Booth算法

4、补码定点除法，应用题：

补码不恢复余数除法

5、标识寄存器五个标志位ZF、CF、OF、SF、PF的意义

复习题及参考答案

1.用补码计算X+Y和X-Y，并用双符号法判断有无溢出。

2.设X=0.1001，Y=-0.0101，求:

[X]补,[2X]补,[X/2]补,[Y]补,[2Y]补,[Y/2]补

3.两数为X=13,Y=-10用booth算法计算x•y。

4.X=+0.1011，Y=-0.1101,用补码不恢复余数算法计算X÷Y

[X]补=00.1011[Y]补=11.0011[-Y]补=00.1101

得[X÷Y]补=[Q]补=1.0011Q=[[Q]补]补=-0.1101

5.

（1）标识寄存器五个标志位ZF、CF、OF、SF、PF的意义？

（2）两条指令MOVAL，80H；ADDAL,80H的功能是80H+80H→AL，试写出运算结果及其标志位。

解：

（1）80H+80H=00H运算结果（AL）=00H。

（2）ZF为0标志位，CF进位/借位标志位，OF溢出标志位，SF符号标志位，PF奇偶标志位。

ZF=1,CF=1,OF=1,SF=0,PF=1。

第五章存储体系

知识点

1、存储器的主要性能指标：

容量、速度、性价比，半导体存储器两种类型：

随机读写存储器RAM和只读存储器ROM。

2、随机读写存储器RAM类型：

静态随机读写存储器SRAM和动态随机读写存储器DRAM；只读存储器ROM类型：

MROM、PROM、EPROM、EEPROM、FLASH。

3、DRAM的几种刷新方式。

4、主存位扩展、字扩展和字位扩展的方法。

存储器地址位、数据位与容量的关系。

存储系统层次结构：

CPU↔Cache↔主存↔辅存。

应用题：

存储器的字、位扩展方法。

5、三种高速存储器特点（双端口、多体交叉、相联）；

6、高速缓存Cache的原理，主存地址与Cache的三种地址映射方式（直接、全相联、组相联映射）；Cache的多层次设计（单级与两级，指令Cache与数据Cache）；Cache的三种替换算法（随机替换、先进先出、最近最少使用）；虚拟地址空间（逻辑地址空间）和实地址空间（物理地址空间）概念。

应用题：

主存地址与Cache的直接映像题。

复习题及参考答案

1.存储系统层次结构：

CPU↔Cache↔主存↔辅存。

三种高速存储器双端口、多体交叉、相联Cache的多层次设计：

单级与两级，指令Cache与数据Cache；Cache的三种替换算法随机替换、先进先出、最近最少使用、Cache的两种写策略写贯穿、写回；地址空间：

虚拟地址空间（逻辑地址空间）和实地址空间（物理地址空间）。

2.ROM有ROM、PROM、EPROM、EEPROM、FlashMemory等种类。

RAM类型：

SRAM和DRAM，其中DRAM需要刷新电路，常用的刷新方法有集中式、分散式、异步式三种。

3.一个8K×8位的动态RAM芯片，其内部结构排列成256×256形式，存取周期为0.1μs。

试问采用集中刷新、分散刷新及异步刷新三种方式的刷新间隔各为多少？

解：

设DRAM的刷新最大间隔时间为2ms，刷新一行时间=存取周期为0.1μs

异步刷新：

死区时间0.1us，则异步刷新的刷新间隔=2ms/256行=0.0078125ms=7.8125μs，即每7.8125μs刷新一行。

集中刷新时，死区时间为256*0.1us=25.6us。

分散刷新，刷新间隔0.2us，死区时间为0.1us，读写周期0.2us。

4.若存储器的数据总线宽度为32位，存取周期为200ns，

则存储器的带宽=1/200ns×32位=160M位/秒=20MB/S=5M字/秒

5.某机字长为32位，其存储容量是64KB，按字节编址它的寻址范围是64KB，按字编址它的寻址范围是=（64K×8）位/32=16K字。

6.一个容量为16K×32位的存储器，其地址线和数据线的总和为14+32=46根；

当选用下列不同规格的存储芯片：

1K×4位，2K×8位，4K×4位，16K×1位，4K×8位，8K×8位时，各需要128片，32片，32片，32片，16片，8片。

7.设有若干片256K×8位的SRAM芯片，构成2048K×32位的存储器问：

（1）由256K×8位SRAM芯片，构成2048K×32位存储器，需要多少片?

（2）256K×8位存储器需要多少位字节地址？

（3）2048K×32位的存储器需要多少位字节地址？

（4）画出该存储器与CPU连接的结构图，设CPU的接口信号有地址信号、数据信号、控制信号MREQ#和R/W#。

（5）写出图中第2片的地址范围（用十六进制数表示）

解：

（1）（2048/256）*（32/8）=32,需要32片SRAM芯片

（2）256=28,1k=210,256k=218,需要18位字节地址

（3）2048K*32=211*210*4*8=223*8,需要23位字节地址

（4）

（5）2048K×32位存储器有2048K个32位存储单元，2048K×32位存储器由8个256K*32模块组成，每个模块由4片256K*8的SRAM芯片组成。

图中第2片为第2模块的第2片SRAM，要选中第2模块，3-8线译码器输入应A22-A20=010，

第2模块地址（A22-A2）范围为：

010000000000000000000~010111111111111111111，

即第2模块的第2片地址范围为080000H~0BFFFFH，故第2片地址空间218，即为256K。

8.设一个Cache中有8个块,访问主存进行读操作的块地址序列为22、26、22、26、16、4、16、18，直接映像方式，求每次访问后Cache中的内容。

解：

直接映象下Cache访问情况

第六章指令系统

知识点

1、指令格式：

机器指令由操作码字段和地址码字段组成

2、寻址方式：

指令寻址（顺序寻址与跳转寻址），数据寻址（立即寻址、直接寻址、间接寻址、寄存器寻址、寄存器间接寻址、变址寻址、基址寻址）

3、指令类型：

指令分为数据传送、算术逻辑运算类、移位操作类、转移类、堆栈操作类、输入输出类等

4、CISC指令系统特点：

指令条数多，寻址方式多、指令格式多；CPU采用微程序控制实现指令的执行，指令周期长；指令丰富，便于程序员编程，程序精简。

5、RISC指令系统特点：

减少指令数量、简化寻址方式、规范指令格式；指令周期短，采用超标量及超级流水线技术，增加指令并行度；CPU以硬布线控制逻辑为主，不用或少用微程序控制；指令种类少，编写程序长。

应用题：

已知存储器各地址及内容，具体指令寻址方式和地址码，求操作数（题）

复习题及参考答案

1.设计指令系统要求：

完备性、有效性、规整性、兼容性

2.为取出操作数，立即数寻址访存0次，寄存器寻址访存0次，直接寻址访存1次，间接寻址访存2次，寄存器间接寻址访存1次。

3.若指令ADD04H,R0功能为（R0）+（04H）→（R0），寄存器R0值加上地址04H的内存单元内容，然后又将加法“和”赋值给寄存器R0;请问此指令访存几次？

答：

2次（含取指令1次）

若指令ADD04H,R0功能为（R0）+（04H）→（04H），请问此指令访存几次？

答：

3次（含取指令1次）

4.基址寻址和变址寻址有效地址分别为EA=A+（BR）和EA=A+（IX）。

BR为基址寄存器，IX为变址寄存器，A为偏移地址。

基址寻址时，BR不变，A可变；变址寻址时，A不变，IX可变。

5.设某机寄存器字长16位，用16进制表示，已知：

变址寄存器内容为0004H，PC的内容为0003H，内存中部分单元内容如下：

地址：

内容地址：

内容

0002H：

000AH0007H：

000AH

0003H：

0002H0008H：

0002H

0004H：

0007H0009H：

0003H

0005H：

0004H000AH：

0009H

0006H：

0005H000BH：

0008H

指令为双字长指令，格式如下：

若当前指令分别为下列寻址方式时，试求出操作数填入下表。

6.设某计算机其字长十六位，分析下面指令格式的特点。

解：

（1）双字长二地址指令，用于访问存储器

（2）操作码字段OP为6位，可以指定26=64种操作

（3）一个操作数在源寄存器（共24=16个），另一个操作数在存储器中，所以是寄存器－存储器型指令（RS型指令）

7.简述CISC和RISC指令系统的特点。

CISC指令系统特点：

指令条数多，寻址方式多、指令格式多；CPU采用微程序控制实现指令的执行，指令周期长；指令丰富，便于程序员编程，程序精简。

RISC指令系统特点：

减少指令数量、简化寻址方式、规范指令格式；指令周期短，采用超标量及超级流水线技术，增加指令并行度；CPU以硬布线控制逻辑为主，不用或少用微程序控制；指令种类少，编写程序长。

第七章控制器

知识点

1、系统结构和数据通路的设计

2、指令的执行过程

3、时钟信号、节拍电位、节拍信号、CPU周期（机器周期）、指令周期等时序概念及相互关系。

指令周期与机器周期的关系，机器周期与时钟周期的关系。

4、简单CPU的结构图与状态图（教材273页，图7.9指令的执行过程；教材281页图7.18）

5、硬布线控制器和微程序控制器的工作原理

微程序设计思想就是每条机器指令的功能都用一段相应的微程序来实现，在微程序设计中充分运用了软件的程序设计技术，使得微程序流程中也有微程序分支、微程序循环、微子程序等。

6、微指令三种编译法

7、微程序控制器与硬布线控制器的比较

8、微程序控制方式下模型机的设计实例（了解）

复习题及参考答案

1.中央处理器中有哪几个主要寄存器？

试说明它们的结构和功能。

解：

CPU中的寄存器是用来暂时保存运算和控制过程中的中间结果、最终结果及控制、状态信息的，它可分为通用寄存器和专用寄存器两大类。

通用寄存器可用来存放原始数据和运算结果，如R0，R1…。

专用寄存器是专门用来完成某一特殊功能的寄存器，如：

程序计数器PC、指令寄存器IR、存储器地址寄存器MAR、存储器数据寄存器MDR、状态标志寄存器PSWR等。

2.微指令的编译法有直接控制法，字段直接编译法，字段间接编译法等三种方法。

后继微地址产生方法：

计数器方式、判定方式（下址字段法）

3.画出指令周期、机器周期、时钟周期及节拍信号的关系图

4.CPU结构如下图所示，其中有一个累加寄存器AC、一个状态条件寄存器和其他４个寄存器，各部件之间的连线表示数据通路，箭头表示信息传送方向。

（１）标明４个寄存器的名称。

（２）简述指令从主存取出送到控制器的数据通路。

（３）简述数据在运算器和主存之间进行存取访问的数据通路。

解：

（1）这４个寄存器中，A为存储器数据寄存器MDR，B为存储器地址寄存器MAR，C为指令寄存器IR，D为程序计数器PC。

（２）取指令的数据通路：

PC→MAR→MM→MDR→IR

（３）数据从主存中取出的数据通路（设数据地址为X）：

X→MAR→MM→MDR→ALU→AC

数据存入主存中的数据通路（设数据地址为Y）：

Y→MAR，AC→MDR→MM

5.指令MOVR0,04H的功能是将主存地址04H单元的内容赋值给寄存器R0，即（04H）→R0，请简述指问完成过程，此指令需要几个机器周期？

访存几次？

硬布线控制器的设计步骤

（1）确定指令系统，包括指令系统中每条指令的格式、功能和寻址方式。

（2）围绕着指令系统的实现，确定CPU的内部结构，包括运算器的功能和组成，控制器的组成及它们的连接方式和数据通路，同时也确定时序系统的构成。

（3）分析每条指令的执行过程，按机器周期顺序，写出所必需发送的微操作控制信号序列。

（4）综合每个微操作控制信号的逻辑函数，化简和优化。

（5）用逻辑电路实现微操作控制信号逻辑函数。

6.微程序控制器的原理

开机后首先使微地址寄存器置为取指令的第一条微指令地址，从控制存储器中取出第一条微指令，完成PC→AR、PC+1操作，然后根据微指令的下址字段分别取出第二条微指令，完成RAM→IR从内存中读出指令送指令寄存器IR，并且发译码信号使指令译码器工作，即形成该指令的执行指令阶段的微程序入口地址，从控存中取出该指令执行时的第一条微指令送到微指令寄存器，发出控制信号（微命令）实现微操作；然后该指令执行时的其余微指令地址是当前微地址加1或由当前微指令下址字段确定，依次从控存中取出其余微指令，实现该指令所需的所有微操作，即完成了该指令的执行。

每一条指令的最后一条微指令执行完后均会回到取指令的第一条微指令执行，以取下一条指令，如此重复，直至用户要运行的程序指令执行完为止。

7.某机器采用微程序控制方式，其存储容量为512*48位，微程序在整个控制存储器中实现转移，可控制微程序的条件共4个，判别测试字段采用编译法。

微指令采用水平型格式，后继微指令地址采用判定方式，如图所示。

（1）微指令的3个字段分别应为多少位？

（2）画出对应这种微指令格式的微程序控制器逻辑框图。

答：

控制存储器有512字，512=29，控制存储器地址需要9位。

下址字段指示出从控制存储器哪个地址去取出下条微指令，因此下址字段要9位，控制微程序条件4个要2位编码，所以微命令字段48-9-2=37位，因此微指令三个字段长度分别为37，2，9位

第八章输入输出接口

知识点

1、I/O接口的功能、I/O接口组成框图

2、主机与外设5种交换信息的方式

3、中断的概念及中断过程

4、中断向量、断点、隐指令概念

复习题及参考答案

1.I/O接口的功能、I/O接口组成框图

I/O接口的功能：

计算机与外设间的连接与信息交换不能直接进行，而必须通过“接口电路”作为两者之间的桥梁。

2.主机与外设交换信息的方式有：

程序查询方式、程序中断方式、直接存储器访问方式（DMA）、通道方式、输入输出处理机方式。

其中程序查询方式下，CPU被外设独占；程序中断方式下，则支持CPU与外设并行工作，并且可以用于突发事件的处理；直接存储器访问方式用于高速、大批量的数据传送，并由硬件实现。

3.中断过程：

中断申请、中断响应、中断服务、中断返回。

4.中断向量：

中断服务程序入口地址；断点信息：

程序中断处PC和程序状态字PSW；断点通常保存在堆栈中。

响应中断时，无需用户编程，CPU先通过硬件保存程序断点（PC值）及标志寄存器，以便中断返回，此过程称为CPU执行了中端隐指令。

5.中断响应过程：

①关中断②保存断点③识别中断源，转入服务程序入口地址

6.假设有4个中断源A、B、C、D，硬件排队后，中断优先级别从高到低为A→B→C→D，现在要将4个中断源得到CPU响应的次序更改为C→A→D→B，写出各个中断源的中断服务程序中应该设置的中断屏蔽字。

解：

中断屏蔽字位数=中断源个数，若中断屏蔽字某位为0，表示开放对应中断；若中断屏蔽字某位为1，表示关闭对应中断。

A、B、C、D中断服务程序的中断屏蔽字分别为:

A:

1101；B:

0001；C:

1111；D:

0101

第九章总线

知识点

1、总线的基本概念、四大特性

2、三种总线结构的及特点

3、PCI总线基本情况、主要性能（了解）

4、USB接口的主要特点（了解）

4、总线带宽的计算、波特率计算

复习题及参考答案

1.总线的基本概念、四大特性

总线的基本概念：

计算机分时共享传输数据的公共通道——一组传输线。

总线四个特性：

电气特性、机械特性功能特性、时间特性

2.总线分类：

按连接部件分分为CPU内部总线、系统总线和通信总线，按数据传送方式分为串行总线和并行总线，按通信方式分同步总线和异步总线，

3.总线性能指标：

总线宽度（位数）、总线周期（或总线频率MHz）总线带宽（每秒兆字节数），此外，还有信号类型、仲裁方法、定时方式等指标。

4.总线的仲裁方式有两种：

集中式仲裁和分布式仲裁。

5.三种总线结构：

单总线、双总线、三总线；单总线：

计算机各大部件通过一根总线连接，所有信息在此总线上传输；双总线：

在单总线基础上，增加CPU与存储器总线；三总线：

系统总线、存储总线、I/O总线

6.USB总线特点（了解）

USB总线信号定义仅由2条电源线和2条信号线组成，编码方式为NRZ-I编码。

特点：

即插即用；支持“热”插拔；是一种通用万能插口，扩展灵活；USB总线标准由1.1版升级到2.0版后，传输率由12Mbps增加到了240Mbps。

7.课本405页习题

9.6题：

设总线工作频率为33MHz，如果一个总线周期中并行传送32位数据，则总线的带宽是多少?

解：

总线工作频率为33MHz，即每秒33M个总线周期；一个总线收起传送32位=32/8个字节=4个字节数据；所以，总线带宽为33M*（32/8）=132MBps（每秒兆字节数）

9.7题：

在异步串行传输中，字符格式为：

1个起始位、7位数据位、1位校验位、1个终止位。

若要求每秒传输240个字符，则需要传输的波特率是多少？

解：

每个字符为1+7+1+1=10位，波特率为每秒数据位数，所以波特率为240*（1+7+1+1）=2400b/s

第十章流水线

知识点

1、流水技术是指：

将一个重复的时序过程分解成为若干个子过程，而每个子过程都可有效地在其专用功能段上与其他子过程同时执行。

（1）流水过程由多个相联系的子过程组成，每个　　子过程称为流水线的“级”或“段”。

“段”的数目称为流水线的“深度”。

（2）每个子过程由专用的功能段实现；

2、时－空图

　时－空图从时间和空间两个方面描述了流水线的工作过程。

时－空图中，横坐标代表时间，

纵坐标代表流水线的各个段。

3、指令流水线的时空图（重点）

4、流水线相关及处理

5、高级流水线技术

6、应用题：

完成n个任务流水线的时间，流水线的吞吐率、加速比和效率

复习题及参考答案

1.流水线分为单功能流水线和多功能流水线、静态流水线和动态流水线、线性流水线和非线性流水线、标量流水线和向量流水线等等。

2.引起流水线阻塞的主要因素有：

结构（或资源）相关、数据相关和控制相关。

解决这三类相关的最简单的方法是暂时停顿流水线。

3.减少或消除结构相关的办法主要是采用资源重复方法和时间重叠方法。

消除数据相关的方法主要是采用定向技术。

消除和减少控制相关的方法主要是提前生成转移目标地址和采用优化延迟转移技术。

4.高级流水线技术：

超标量流水线，超流水线技术，超标量超流水线技术，超长指令技术。

5．假设原来某计算机执行一条指令分取指IF、译码ID、读操作数并执行EX（EX段不可以拆分）和写回WB四段完成，每段执行所需时间如下图所。

计算机执行一条指令每段执行所需时间图

计算机连续执行完成6条指令，指令之间没有相关性。

（1）画出流水线的时空图；

（2）求流水线的最大吞吐率和实际吞吐率。

（3）求加速比；

（4）求效率。

（5）现在改进计算机流水线，该如何安排比较合理？

解：

（1）a.流水线的时空图

（2）计算流水线的最大吞吐率1/2t；实际吞吐率6/[（2+6*2+1）t]=6/（15t）

（3）计算机流水线的加速比6*5t/15t=2

（4）流水线效率5*6/（15*4）=50%

（5）现在改进计算机，把流水线的ID、EX平均分成两段，每