集成电路版图基础_精品文档.pdf

集成电路版图基础_精品文档.pdf

《集成电路版图基础_精品文档.pdf》由会员分享，可在线阅读，更多相关《集成电路版图基础_精品文档.pdf（91页珍藏版）》请在冰豆网上搜索。

IC模拟版图设计目录第一部分：

了解版图1.芯片是怎么来的2.版图的定义3.版图的意义4.版图的工具5.版图的设计流程第二部分：

版图设计基础1.认识版图2.版图组成两大部件3.版图编辑器4.电路图编辑器5.了解工艺厂商目录第三部分：

版图的准备1.必要文件2.设计规则3.DRC文件4.LVS文件第四部分：

版图的艺术（这个作为后期目标，暂作了解）1.模拟版图和数字版图的首要目标2.匹配3.寄生效应4.噪声5.布局规划6.ESD7.封装IC模拟版图设计第一部分：

了解版图1.芯片是怎么来的2.版图的定义3.版图的意义4.版图的工具5.版图的设计流程1.芯片怎么来的？

是芯片生产厂商（foundry）通过一系列的加工工艺将三维立体的器件与连接这些器件的金属导线集成在硅片（wafer）上得来。

加工过程中，芯片生产厂商依照掩膜版（mask）利用光刻、氧化、掺杂注入、离子刻蚀等手段由低到高一层一层的将器件跟导线制作成型，制作每一层就如同雕刻图章。

所有的工艺步骤（step）都完成后，wafer上就有了一颗颗的芯片array，然后将wafer送去封装厂进行切割封装，就变成了一颗颗芯片。

第一部分：

了解版图2.版图的定义：

版图（layout）实际就是用来制作掩膜版（mask）的绘图。

当模拟电路工程师将电路（schematic）设计好后，版图工程师把电路转换为选定工艺的版图，版图设计完成后，将版图的数据发给foundry，foundry收到数据后按照数据制作掩膜版（mask），mask上的图形就代表了最终在芯片加工上需要保留或者需要刻蚀掉的位置。

VDDGNDINOUT3u/0.18u1u/0.18uVDDGNDINOUT3u/0.18u1u/0.18u第一部分：

了解版图电路图版图第一部分：

了解版图3.版图的意义：

1）集成电路掩膜版图设计是实现集成电路制造所必不可少的设计环节，它不仅关系到集成电路的功能是否正确，而且也会极大程度地影响集成电路的性能、成本与功耗。

2）它需要设计者具有电路系统原理与工艺制造方面的基本知识，设计出一套符合设计规则的“正确”版图也许并不困难，但是设计出最大程度体现高性能、低功耗、低成本、能实际可靠工作的芯片版图缺不是一朝一夕能学会的本事。

第一部分：

了解版图4.版图的工具：

CadenceVirtuosoDraculaAssuraDivaMentorcalibreSpringsoftlaker5.版图的设计流程熟悉所选foundry的工艺文件（Designrule）查看电路，理解电路（跟designer充分沟通）对电路按照Designrule来进行版图设计第一部分：

了解版图对设计好的版图模块进行DRC/LVS的verify将设计好的版图数据出给foundry（tapeout）IC模拟版图设计第二部分：

版图设计基础1.认识版图2.版图组成两大部件2.1器件2.2互连3.版图编辑器4.电路图编辑器5.了解工艺厂商第二部分：

版图设计基础PolyM1CTM21.认识版图第二部分：

版图设计基础2.版图是电路图的物理实现，有两大组成部分2.1器件2.1.1MOS管2.1.2电阻2.1.3电容2.1.4三极管2.1.5二极管2.1.6电感2.2互连2.2.1金属线（metal1，metal2，metal3）2.2.2通孔（cont，via1，via2）第二部分：

版图设计基础2.1器件2.1.1MOS管NMOS在电路中的标示图（symbol）PMOS在电路中的标示图（symbol）第二部分：

版图设计基础PMOS版图NMOS版图第二部分：

版图设计基础以TSMC,CMOS,P型衬底单Nwell工艺为例：

NMOS的版图包括以下层次的图形：

NIMP（N+注入）DIFF（有源区）Poly（栅）CONT（过孔）Metal1（金属）以TSMC,CMOS,P型衬底单Nwell工艺为例：

PMOS的版图包括以下层次的图形：

Nwell（N阱）PIMP（P+注入）DIFF（有源区）Poly（栅）CONT（过孔）Metal1（金属）第二部分：

版图设计基础NMOS工艺层立体图NMOS版图LW第二部分：

版图设计基础实例：

反向器由一个NMOS，一个PMOS组成，先画出两个正确尺寸的mos版图，然后对mos的四端进行连线。

第二部分：

版图设计基础2.1.2电阻根据电路选择的电阻类型（ppolyf_s）、电阻的W/L值来画版图，相对应的电阻类型应当由哪些层的图形组成，这个参照厂家提供的designrule。

第二部分：

版图设计基础2.1.3电容1）电容值计算C=L*W*C02）电容分类：

poly电容（两个极板都是poly）MIM电容（两个极板都是metal）MOS电容o源漏接一起一个节点，栅极一个节点，取两个节点之间电容，C=W*L*CoxMIM电容版图MOS电容版图第二部分：

版图设计基础2.2互连2.2.1金属金属连线:

Metal1，Metal2，Metal3，Metal42.2.2通孔用来连接各层金属的过孔:

cont，Via1，Via2，Via3第二部分：

版图设计基础典型工艺：

CMOSN阱1P4M工艺剖面图连线与孔之间的连接第二部分：

版图设计基础3.版图编辑器1）启动软件使用Xmanager登陆linux服务器登陆后鼠标右键，打开Terminal第二部分：

版图设计基础2）到达目标目录后，输入virtuoso回车，启动软件，打开Librarymanager第二部分：

版图设计基础3）建立一个library（test），再在这个library里建立你要画的cell（a）第二部分：

版图设计基础4）打开cella-工作区和层次显示器LSW工作区域LayoutL命令栏第二部分：

版图设计基础5）手动画一个w=3um，l=0.5um的nmos：

从阅读工艺的designrule得到一个nmos是由NPLUS（nimp/n注入）,DIFF（COMP）,POLY2这些layer形成，然后要将该nmos的3端接上金属1，又需要通孔cont，跟Metal1层（layer）。

先后在LSW窗口里选上这些层（layer），然后画上这个层的图形（都是画的矩形，可以在窗口命令栏里点击命令，也可以使用快捷键R）。

第二部分：

版图设计基础先后在LSW窗口里选上这些层，然后画上这个层的图形。

第二部分：

版图设计基础这样这个nmos管基本完成，最后给它加上第4端，对于nmos管来讲，它是做在psub上的，它的body就是psub，画法就是由DIFF，cont，Metal1，pimp构成的衬底接触孔（很多时候第4端是多个nmos共用的，只要电位一样就可以共用）第二部分：

版图设计基础6）手动画一个w=3um，l=0.5um的pmos：

从该工艺的designrule得到，一个pmos是由PPLUS（pimp/n注入）,DIFF（COMP）,POLY2组成，然后要将该mos的3端接上金属1，又需要通孔cont，跟Metal1层。

然后补上该pmos的第4端，因为pmos是做在nwell里的，它的body就是nwell，画法就是由DIFF，cont，Metal1，nimp构成的衬底接触孔，这个接触孔的所有图形一定要做在nwell里面（很多时候第4端是多个pmos共用的，只要电位一样就可以共用）第二部分：

版图设计基础7）画一个反向器invinv的symbol图inv的schematic图第二部分：

版图设计基础反向器inv分别画出一个nmos一个pmos对两个mos的4端进行连线，标记上label第二部分：

版图设计基础4.电路图编辑器1）virtuoso编辑器-电路图显示SchematicL第二部分：

版图设计基础2）virtuoso编辑器-电路器件及属性选中电路里的器件，按q键，会显示该器件的属性。

第二部分：

版图设计基础3）virtuoso编辑器schematicview、symbolview电路图Symbol图第二部分：

版图设计基础5.了解工艺厂商（foundry）SMIC-中芯国际CSMC华润上华TSMC-台积电UMC-台联电GFHHgraceVIS和舰IC模拟版图设计第三部分：

版图的准备1.必要文件2.设计规则3.DRC文件4.LVS文件第三部分：

版图的准备1.必要文件PDK*.tfdisplay.drfDRCLVScds.lib.cdsenv.cdsinit版图设计基础设计规则2.设计规则（designrule）2.1器件工作电压1.8V，3.3V，5V，20V2.2不同的特征尺寸0.35um、0.25um、0.18um、0.13um2.3该工艺各个器件的layer组成N阱DIFFPolyMetalContVia2.3每层的图形的最小宽度2.4每个图形的最小间距2.4整个芯片里每层得最小覆盖率第三部分：

版图的准备1）PMOS的形成第三部分：

版图的准备2）调用PCELL第三部分：

版图的准备3）DesignRule第三部分：

版图的准备4）规则定义第三部分：

版图的准备4）规则定义4.1NW（NWELL）第三部分：

版图的准备4.2PO（Poly）第三部分：

版图的准备4.3M1（Metal1）第三部分：

版图的准备4.4VIA第三部分：

版图的准备3.DRC文件3.1DRC:

DesignRuleCheck，它是一个commandfile,用来检查你设计的版图是否合乎设计规则。

3.2DRCrule里写入了所有的设计规则要求，不过有些foundry提供的rule会有bug，导致有些错误查不出来，所以在拿到这些文件后需要利用一些简单的版图先测试一下rule。

5/1000=0.005DRC文件第三部分：

版图的准备4.LVS文件4.1LVS:

layoutversusschematic，用来进行版图与电路图对比。

4.2我们通常使用calibre这个工具来进行lvs检查，根据run出来的错误提示去改正版图，最后清掉所有的lvs错误。

第三部分：

版图的准备4.3lvscommandfile的设定：

1）根据你的工艺以及需求选择你所需要的验证检查。

2）选择用命令界面运行LVS，定义查看LVS报告文件及LVS报错个数。

关闭ERC检查定义金属层数用命令跑LVS的方式LVSCOMPARECASENAMESSOURCECASEYESLAYOUTCASEYESIC模拟版图设计第四部分：

版图的艺术1.模拟版图和数字版图的首要目标2.匹配2.1匹配中心思想2.2匹配问题2.3如何匹配2.4MOS管2.5电阻2.6电容2.7匹配规则3.寄生效应3.1寄生的产生3.2寄生电容3.3寄生电阻3.4天线效应3.5闩锁效应4.噪声5.布局规划6.ESD7.封装第四部分：

版图设计艺术1.模拟电路和数字电路的首要目标模拟电路关注的是功能1）电路性能、匹配、速度等2）没有EDA软件能全自动实现，所以需要手工处理数字电路关注的是面积1）什么都是最小化2）Astro、appollo等自动布局布线工具第四部分：

版图设计艺术2.匹配2.1中心思想：

1）使所有的东西尽量理想，使要匹配的器件被相同的因素以相同的方式影响。

2）把器件围绕一个公共点中心放置为共心布置。

甚至把器件在一条直线上对称放置也可以看作是共心技术。

2.1）共心技术对减少在集成电路中存在的热或工艺的线性梯度影响非常有效。

第四部分：

版图设计艺术2.2匹配问题2.2.1差分对、电流镜2.2.2误差2.2.3工艺导致不匹配1）不统一的扩散2）不统一的注入3）CMP后的不完美平面2.2.4片上变化导致不匹配1）温度梯度2）电压变化第四部分：

版图设计艺术2.3如何匹配1）需要匹配的器件尽量彼此挨近芯片不同的地方工作环境不同，如温度2）需要匹配的器件方向应相同工艺刻蚀各向异性如对MOS器件的影响3）选择单位器件做匹配如电阻电容，选一个中间值作为单位电阻（电容），串并得到其它电阻（电容）单位电阻电容彼此靠近方向相同放置，相对匹配精度较好4）叉指型结构