VHDL与数字集成电路设计VHDL4-1.ppt
- 文档编号:3185150
- 上传时间:2022-11-19
- 格式:PPT
- 页数:32
- 大小:1.88MB
VHDL与数字集成电路设计VHDL4-1.ppt
《VHDL与数字集成电路设计VHDL4-1.ppt》由会员分享,可在线阅读,更多相关《VHDL与数字集成电路设计VHDL4-1.ppt(32页珍藏版)》请在冰豆网上搜索。
第四章第四章算数逻辑单元算数逻辑单元4.1加法器加法器4.2乘法器乘法器VHDL与数字集成电路设计与数字集成电路设计加法器设计加法器设计加法运算从最低位开始,逐步向高位进行;加法运算从最低位开始,逐步向高位进行;每一位相加时,产生每一位相加时,产生11位结果(位结果(ss),同时产生),同时产生11位进位进位(位(cc););最低位相加时,只需要考虑最低位相加时,只需要考虑22个数据的相加:
半加;个数据的相加:
半加;其余位相加时,需要考虑其余位相加时,需要考虑33个数据的相加:
全加。
个数据的相加:
全加。
4.1加法器、算数逻辑单元加法器、算数逻辑单元加法器设计加法器设计半加器半加器4.1加法器、算数逻辑单元加法器、算数逻辑单元加法器设计加法器设计全加器全加器4.2加法器、算数逻辑单元加法器、算数逻辑单元利用半加单元设计全加器利用半加单元设计全加器4.2加法器、算数逻辑单元加法器、算数逻辑单元可扩展的串行加法器:
可扩展的串行加法器:
采用全加器级联构成采用全加器级联构成4.2加法器、算数逻辑单元加法器、算数逻辑单元4位串行加法器:
位串行加法器:
ASIC设计设计第第1级采用半加;级采用半加;最高级取消进位。
最高级取消进位。
4.2加法器、算数逻辑单元加法器、算数逻辑单元8Full-AdderFull-Adder9TheBinaryAdderTheBinaryAdder10ExpressSumandCarryasafunctionofP,G,DExpressSumandCarryasafunctionofP,G,DDefine3newvariablewhichONLYdependonA,BGenerate(G)=ABPropagate(P)=ABDelete=ABCanalsoderiveexpressionsforSandCobasedonDandPPropagate(P)=A+BNotethatwewillbesometimesusinganalternatedefinitionfor11TheRipple-CarryAdderTheRipple-CarryAdderWorstcasedelaylinearwiththenumberofbitsGoal:
Makethefastestpossiblecarrypathcircuittd=O(N)tadder=(N-1)tcarry+tsum12ComplimentaryStaticCMOSFullComplimentaryStaticCMOSFullAdderAdder28Transistors13InversionPropertyInversionProperty14MinimizeCriticalPathbyReducingInvertingMinimizeCriticalPathbyReducingInvertingStagesStagesExploitInversionProperty15ABetterStructure:
TheMirrorAdderABetterStructure:
TheMirrorAdder16TransmissionGateFullAdderTransmissionGateFullAdder17ManchesterCarryChainManchesterCarryChain18ManchesterCarryChainManchesterCarryChain19Carry-BypassAdderCarry-BypassAdderAlsocalledCarry-Skip20Carry-BypassAdder(cont.)Carry-BypassAdder(cont.)tadder=tsetup+Mtcarry+(N/M-1)tbypass+(M-1)tcarry+tsum21CarryRippleversusCarryBypassCarryRippleversusCarryBypass22Carry-SelectAdderCarry-SelectAdder23CarrySelectAdder:
CriticalPathCarrySelectAdder:
CriticalPath24LinearCarrySelectLinearCarrySelect25SquareRootCarrySelectSquareRootCarrySelect26LookAhead-BasicIdeaLookAhead-BasicIdea27Look-Ahead:
TopologyLook-Ahead:
TopologyExpandingLookaheadequations:
Alltheway:
28LogarithmicLook-AheadAdderLogarithmicLook-AheadAdder29CarryLookaheadTreesCarryLookaheadTreesCancontinuebuildingthetreehierarchically.30TreeAddersTreeAdders16-bitradix-2Kogge-Stonetree31Example:
DominoAdderExample:
DominoAdderPropagateGenerate32Example:
DominoAdderExample:
DominoAdderPropagateGenerate
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- VHDL 数字 集成电路设计 VHDL4