单端正激变换器中设计同步整流的内容.docx
- 文档编号:3149399
- 上传时间:2022-11-18
- 格式:DOCX
- 页数:12
- 大小:62.87KB
单端正激变换器中设计同步整流的内容.docx
《单端正激变换器中设计同步整流的内容.docx》由会员分享,可在线阅读,更多相关《单端正激变换器中设计同步整流的内容.docx(12页珍藏版)》请在冰豆网上搜索。
单端正激变换器中设计同步整流的内容
单端正激变换器中设计同步整流的内含
同步整流是改善DC/DC变换器效率的一个共用技术,特别对低压输出大电流输出,同步整流的控制在正激电路中可以有不同的方法,从自偏置到完整的控制技术,多数已有的控制技术都容许同步整流MOSFET的体二极管在短时间内传导电流,这样就会降低效率。
本设计展望的焦点就是用一种新的控制技术,以消除体二极管参与同步整流,并从一个30W谐振复位正激变换器的实践完成本篇论文。
Ⅰ简介:
正激变换器传统用于低输出电压的DC/DC变换器,亦即通讯用的输入电压范围36~75V。
选择这个拓扑的理由是只用单一初级开关,且开关接参考地,并且有几种变压器复位方法。
控制环的动态特性也好,可用扩展标准降压变换器的控制方法来很好地理解。
虽然正激拓扑已经相当普及。
但它还是有些局限,随着输出电压的减少,效率也就受到整流损耗的限制。
整流损耗,实际上即整流器在输出负载电流时的正向压降损耗。
因为变换器占主导地位的损耗,产生在低压大电流输出应用时,虽然肖特基二极管技术有了很大改进,但还是同步整流才能提供更高的效率。
功率MOSFET的制造已经由小型封装的低压器件的极低的导通电阻做了回答。
已有3mΩ导通电阻的MOSFET适应同步整流用。
这样如何控制好同步整流即是设计师的主要决定。
Ⅱ用二极管整流的正激变换器
A,变压器复位选择
在讨论同步整流之前,看看用二极管整流的正激变换器是有意义的,正激拓扑基本的功率级示于图1。
图1
这里有几种可能的复位方法示于图2,这就是a.谐振复位b.R-C-D箝制及c.第三绕组复位。
这些技术都是要使变压器磁化电流在主开关Q1关断时复位。
方法及磁化电流幅度复位是不同的。
通过谐振电容的反向磁化电流幅度起始要等于Q1的Coss加上DF的结电容。
该负向值要等于峰峰磁化电流的一半。
R-C-D箝位与之非常相似,除非它是箝制电压,其能驱动变压器的反向磁化电流。
因此,在R-C-D箝制中,磁化电流将在正、负峰值之间循环,而不必让其磁化电流一半的峰-峰值相等。
传统的第三绕组复位技术,磁化电流首先由其复位到0,但在磁化电感及Q1的Coss之间的谐振将驱动磁化电流的反向,该反向的磁化电流将在同步整流工作于正激拓扑时起到重要作用。
在R-C-D箝位的正激变换器中,初级MOSFETQ1的源漏电压波形及变压器磁化电流波形示于图3。
图3
两个时段内的实际状态让我们感兴趣。
第一个时段从t1到t2,此刻变压器漏感与初级侧的电容谐振。
其次时段从t5到t0。
在t1初级MOSFET漏电压达到输入电压。
在此时,二次侧电流流过正向二极管DF,并且变压器初级及次级绕组两者都是0电压。
t1之后,回流DR开始导通流过电流,且DF中的电流开始减小,所以整个流过两二极管的电流等于电感电流,随着DR开始流过电流,变压器二次侧因两二极管都导通而短路。
因其二次侧绕组短路,在变压器漏感与初级侧电容谐振期间,其磁化电流是恒定的。
由于此谐振,变压器初级电流从磁化电流的峰值加上折算的电感电流减小至磁化电流峰值。
二次侧电流从峰值电感电流减至基本上为零。
由于初次级电流在谐振期间的变化,在初级侧MOSFET漏电压上看起来,如同电流从DF转至DR在半个谐振期间完成。
在t2时刻DF上的电压开始谐振,而DF则被反向偏置。
换种方法说,整流器之间的电流传输是由整个变换器的漏感及初级电容控制的。
由二次侧来看,这就在初级边的栅驱动信号及跨过DF的谐振电压之间增加了一个延迟。
详细研究一下从t5~t0的时间间隔是非常重要的。
特别是在正激拓扑中使用同步整流时,正如前面所述,变压器在此时刻有一个负向磁化电流,也即电流从图1中打点端子处流出。
识别这一点,即初级侧此电流不能流出,而磁化电流就必须在二次侧通过DF流出。
在t5时,初级侧开关漏电压已谐振到输入线路电压值,并被正向二极管箝制,可流过磁化电流。
因此,正向二极管导流磁化电路,在此关注的时间间隔内,直到初级侧MOSFET在t0时再次导通。
初级侧MOSFET漏极电压及变压器磁化电流的实验波形示于图4。
图5展示出变压器初级,次极电流波形与初级MOSFE源漏电压波形。
图4图5
A.整流器反向恢复及导通损耗
在Q1开始导通之前,电感电流通常系经DR流过,其结电容储存充电电荷,由于该电荷不能立即移去,因此阳极到阴极的电压仍将在Q1导通时一样存留,输入电压加在变压器漏感上,而且DR中电流会减少,减少速率取决于输入电压及漏感值。
输入电压幅度及变压器漏感决定了DR中的DI/DT因此,也就决定了DR的反向恢复时间。
DR中储存电荷移去之后,变压器漏感与DR的结电容谐振。
正向二极管也表现出反向恢复特性,这出现在图3中的t2时刻,电流从DF传至DR之后立即出现。
如早期讨论的,DF及DR中的DI/DT系由变压器漏感与初级侧电容所决定。
由于正向二极管DF中电流会衰减到0。
所以DI/DT幅度会减小,这使得DF的反向恢复损耗少于DR的损耗,肖特基二极管天然具有极好的反向恢复特性。
且当其用于DF时,反向恢复将不用给予考虑,但是当用了MOSFET放于DR及DF处时,其体二极管的拙劣的反向恢复特性就会变得非常明显。
Ⅲ自驱动同步整流
自驱动方式是最简单的同步整流驱动方式。
图示于图6中。
两个二极管DF及DR由MOSFETQF及QR取代。
在自驱动技术中,变压器二次侧电压用于驱动同步整流元件QF及QR的栅极。
在图6中,虽然没有展示出,但在变压器的二次侧可以用独立的绕组去驱动正向同步整流的QF或回流的同步整流的QR,这可通常用与初级绕组的不同匝数比的绕组做为栅驱动绕组。
这种方法适用于输出电压更高的场合。
图6
A.对谐振复位正激的自偏置同步整流的评价及折扣
图7给出谐振复位正激自驱动同步整流工作于连续导通型的波形图,画出QF、QR的源漏电压的工作波形,同时给出初级侧MOSFET的源漏波形。
第一个问题:
对自驱动同步整流即是QF、QR的两个体二极管的导通间隔。
在最佳导通状态下,谐振式复位将出现在初级侧MOSFETQ1进入关闭时,在输入低线时,Q1漏电压在Q1再次导通前刚好回到输入电压值处。
在输入低线处,变换器会工作在最大占空比DMAX状态,假设变换器设计于2:
1的输入变化范围,占空比反比于输入线路电压,这样占空比在高端线路输入时将是0.5DMAX。
在谐振复位的变换器中,复位时间间隔在整个线路变化范围内是不会变化的。
也就是说该时间间隔是0.5DMAX。
这就很清晰,在传统最大50%占空比时,该时间间隔最大只能是25%的开关周期。
再观看图7,在此糟糕的时间间隔内,QF及QR的体二极管处于导通状态,正向整流MOSFET为导通流过折算到二次侧的负向磁化电流。
此刻回流的MOSFET正携带着电感电流与正向MOSFET电流之差值电流。
QR的体二极管的导通在如此长时间的间隔是非常不希望有的,这将使损耗大增。
还有,由于体二极管携带大电流,在初级边MOSFETQ1关断时,其反向恢复时间将会很严重。
正向的MOSFET还将在此时间间隔内因为体二极管流过磁化电流,也会增加导通损耗。
当然,由于磁化电流通常要比负载电流小得多,这项损耗与回流开关相比不是很太大。
第二个问题:
对于自驱动同步整流,即是在线路电压变化范围内RDS(ON)的变化。
低压MOSFET适合于自驱动同步整流,其导通电阻RDS(ON)系对应VGS=4.5V,最大栅压允许为±20V。
整流的同步用QF的栅由正比于线路电压的某一电压驱动,而回流的MOSFET的栅由变压器复位期间的一个恒定电压驱动,设计师必须选择一个合适的匝比NP/NS给主功率变压器。
以便在低端时足以驱动整流的MOSFET。
使之达到低线的欧姆值范围。
设计的折衷出现在高端线路,此时,它可能超出整流用MOSFET的最大栅源电压范围。
对于标准通讯用输入范围的36V~75V;合理的选择应是大约6:
1,在低线这将给出6VVGS以驱动整流的MOSFET,在高线时,它增至大约12.5V。
一个MOSFET的实验数据展示出其RDS(ON)在此VGS范围内的变化,对一些MOSFET这个变化会超过10%以上,如果变压器匝比NP/NS高于6:
1,RDS(ON)的变化还会更高,因为RDS(ON)在栅压低于6V时会显著增大。
在自驱动同步整流中,同步整流用MOSFET的栅系直接从变压器驱动。
使同步整流器导通或关断的能量直接来自线路。
驱动整流的同步整流器的平均电流正比于开关频率,正比于栅源电压。
因此,超过2:
1的输入线路电压的变化其平均驱动电流也将会按2:
1变化。
由于回流的同步整流器由恒定栅压驱动,因此在整个线路变化范围内,充电用平均电流也基本上是恒定的。
使用自驱动同步整流以取代二极管整流器的另一个缺点是谐振复位电路的加载。
图8(a)示出谐振电路的电容,图8(b)示出等效谐振电容与电感。
(折算至初级侧的)。
在复位时间间隔内,QF的VDS是半正弦的电压,它可看作QR栅源电容及QF的Coss一起作负载的谐振复位电路。
此负载的净效果是加大了复位时间间隔,假设变压器磁化电感保持恒定,如果在加上自驱动同步整流之后,仍需保持其恒定,磁化电感就不得不减小,它将是短的复位时间内的结果,于是会产生更高的峰值复位电压。
减小磁化电感还将增加循环损耗,会有更多的能量存在变压器中。
Ⅳ控制驱动同步整流
在研究了自驱动同步整流技术之后,我们来关注控制驱动的同步整流,控制驱动的同步整流技术比自驱动通常要复杂一些。
当然,控制驱动技术能克服自驱动技术的所有局限,消除体二极管导通,使用精确时间控制电路可减小反向恢复损耗,更进一步,栅驱动电压可设置在最佳电平以使RDS(ON)最小。
以及将栅驱动也减至最小,栅驱动电压可由线路电压独立地调整稳定。
所有这些都来自增加控制复杂程度后的成本提升。
了解了自驱动同步整流的局限,开始画出同步整流栅驱动所希望的波形,并给出可能的控制信号。
图9示出两个同步整流的栅-源电压,漏-源电压。
同时给出初级侧MOSFET的源漏电压及PWMIC的控制信号。
注意:
PWM控制信号为初级侧为初级侧及次极侧两者。
它们在图9中没有差别。
为什么驱动整流的同步整流MOSFETQF要用PWM信号,而驱动回流MOSFETQR用PWM的倒相信号?
答案在于:
首先在PWM控制信号和功率级电压,电流变化之间有时间间隔。
当PWM控制信号在二次侧出现时,比功率级电压,电流的变化要提前很多时间。
当然,如果PWM控制信号以初级侧时间参考,它也必须跨过隔离边界。
且取决于它如何从初级传输至次极。
结果是二次侧信号可能早到,也可能延迟到达。
还有,如前所述,它可能成为两个同步整流MOSFET通道所希望的时间间隔。
但不幸的是,我们需要两个栅驱动信号之间有些重叠。
当两个整流元件导通时。
该时间间隙也会随线路电压及寄生电容及电感的变化而改变。
可能的最佳解决变法就是使用功率级信息来决定何时整流MOSFET导通。
检查图9,紧靠QF即将导通,此刻实际其源漏电压已经到0V。
这就允许磁化电流从体内通道流过,替代了体二极管,消除了体二极管的功耗,如果QF此时导通,在初级侧MOSFETQ1导通时,它仍旧导通,而QF的关断,则与Q1的关断同步进行。
QR的控制需要与被整流的变压器电压同步。
随着由QF整流的变压器电压降到0V,QR需尽快地导通。
最理想的就是QR的栅源电压立即达到开启阈值。
而且QR的源漏电压尽快降到0。
这就使得QR的体二极管仅导通极短的时间。
而QR的关断则处于非常不同的状态。
在自驱动技术中,QR的通道关断系随QF的源漏电压谐振到QR阈值电压以下时动作的,流过QR通道的电流现在必须通过体二极管,而此时Q1导通,会有一个较大的反向恢复损耗,用控制驱动法做同步整流其目标就是要用有源控制QR关断的方法来减小体二极管的导通时间。
Ⅴ控制驱动法的实现
为减小导通损耗及反向恢复损耗,同步整流需要精确的时间控制电路,虽然已有几种方法来产生控制信号,我们现在采用一种从反馈系统来有源控制的栅驱动信号的
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 端正 激变 换器中 设计 同步 整流 内容
![提示](https://static.bdocx.com/images/bang_tan.gif)