数字电路7大基础实验.docx

数字电路7大基础实验.docx

《数字电路7大基础实验.docx》由会员分享，可在线阅读，更多相关《数字电路7大基础实验.docx（31页珍藏版）》请在冰豆网上搜索。

数字电路7大基础实验

实验一门电路逻辑功能及测试

一、实验目的

1．了解实验箱各部分的功能，并熟悉其使用方法。

2．熟悉门电路的外形和引脚以及逻辑功能。

3．学习集成电路的测试方法及示波器使用方法。

二、实验仪器及材料

1．双踪示波器2．器件

74LS00二输入端四与非门2片

74LS20四输人端双与非门1片

74LS86二输入端四异或门1片

74LS04六反相器1片

三、预习要求

1．复习门电路工作原理及相应逻辑表达式．

2．熟悉所用集成电路的引线位置及各引线用途．

3．了解双踪示波器使用方法．

四、实验箱介绍

实验箱由电源、电平显示、信号源、芯片插座、逻辑开关等部分组成。

1、电源部分

输出DC、+5V、+1.25V~+15V直流稳压电源各一路。

两路均设有短路报警功能，电源在短路时自动将电源与已经短路的电路断开，当短路故障排除后，按下报警复位开关即可恢复供电。

2、显示部分

电平指示由10组发光二极管组成，用＋5V接电平输入时灯亮为正常。

用GND（地）接电平无输出显示为正常。

数字显示由2位7段LED数码管及二-十进制译码器驱动器组成。

分译码输入端和段位显示输入端（高电平有效）。

3、信号源部分

分单脉冲和连续脉冲2部分，单脉冲开关为消抖动脉冲；连续脉冲分为2组，一组为4路固定频率脉冲，分别为200kHZ、100kHZ、50kHZ、25kHZ；另一组为：

1Hz~5kHz连续可调方波。

4、逻辑电平开关

由10组逻辑电平开关组成（S0-S9），逻辑开关用于输出逻辑电平“1”和“0”。

接电平指示，并左右拨动开关（H为高电平+5V，L为低电平0V），则红绿灯相应亮灯。

用一组（4位）逻辑开关分别接数码显示的译码输入ABCD（8421BCD），拨动开关组合，输入0000～1001，则数码显示为0～9。

5、集成块插座

插座为双列直插或多列直插，集成块引脚数和引脚号须与插座相符，上左下右对角一般为正、负电源（特殊除外），电源负端接GND即可（10个14脚、3个16脚、1个20脚）。

四、实验内容

实验前按学习机使用说明先检查学习机电源是否正常。

然后选择实验用的集成电路，按自己设计的实验接线图接好

连线，特别注意VCC及地线不能接错。

线接好后经实验指导

教师检查无误方可通电实验。

实验中改动接线须先断开电

源，接好线后再通电实验。

1．测试门电路逻辑功能

（1）。

选用双四输入与非门74LS20一只，插入插座

按图1．1接线、输入端接S1～S4（电平开关输出插口）。

输出

端接电平显示发光二级管（D1～D8任意一个）

（2）。

将电平开关按表1．1置位，分别测输出电压及逻辑状态．

表1．1

输入

输出

1

2

3

4

Y

电压（V）

H

H

H

H

L

H

H

H

L

L

H

H

L

L

L

H

L

L

L

L

2．逻辑电路的逻辑关系

（1）．用74LS00按图1。

3接线，将输人输出逻辑关系分别填人表1．3中，

表1．3

（2）．写出上面电路逻辑表达式．

图1.4

3．利用与非控制输出。

用一片74LS00如图1．4接线，

S接任一电平开关．用示波器观察

S对输出脉冲的控制作用．

表1。

4

S

输出波形

0

1

4、选作

参照内容1，自制表格，完成对74ls86,74ls04的测试.

五、实验报告

1．按各步聚要求填表并画逻辑图。

2．回答问题：

（1）怎样判断门电路逻辑功能是否正常？

（2）与非门一个输人接连续脉冲．其余端什么状态时允许脉冲通过？

什么状态时禁止脉冲通过？

实验二组合逻辑电路的分析和设计

一、实验目的

1．熟识常用逻辑门的使用方法。

2。

掌握组合逻辑电路的分析与测试和设计。

二、实验仪器及材料

74LS00（与非门）2片74LS86（异或门）1片74LS54（与或非门）1片

74LS04（六反相器）1片74LS20（四输入端双与非门）1片

三、预习要求

1．预习组合逻辑电路的分析方法．

2．预习用与非门和异或门构成的半加器、全加器的工作原理。

3．预习二进制数的运算。

四、实验内容

1、分析、测试全加器的逻辑功能

电路采用一片74LS00和一片74LS86连接。

输入信号A、B、Ci-1用逻辑电平开关（实验箱右下方）输出信号X1、X2、S、Si、Ci连接LED显示（实验箱右上方，“红”为1，“绿”为0）将测试结果填入真值表和卡诺图中，求出逻辑表达式。

2、组合逻辑电路设计

（1）设计一个三人无弃权表决逻辑电路。

（2）设计一个四位奇偶校验电路。

要求当四位数码有奇数个1时，输出为1，否则输出为0。

（3）设计一个1位二进制数值比较器逻辑电路。

（4）设计一个将十进制数0～9的8421码转换为格雷码的逻辑电路。

（5）设计一个信号优先顺序逻辑电路。

要求信号A、B、C在同一时间内，只允许一个信号通过，若有两个或以上信号出现，则按A、B、C顺序通过。

任选2题设计。

按给定逻辑门任选。

写出电路设计过程，绘出设计线路图

五、实验报告

1．整理实验数据、图表，分析真值表，转化为卡诺图，化简最简逻辑表达式并对实验结果进行分析讨论。

2、写出设计过程（功能真值表、卡诺图分析、逻辑表达式化简），画出设计的电路图，记录结果。

实验三译码器和数据选择器的应用

一、实验目的

1、掌握译码器的逻辑功能及其使用方法。

2、了解译码器的一些应用电路。

3、熟悉选择器的使用方法。

二、实验仪器及元器件

1、数电实验箱2、数字万用表

3、元器件：

74LS138（译码器）74LS20（四输入端双与非门）

74LS153（双4选1数据选择器）

三、实验内容

1、简介

74LS138为双列直插16脚3－8线译码器，引脚及功能表见右。

使能端：

S1=1，使能；S1=0,禁止。

S2=S3=0，使能；S2、S3任一端为1，禁止。

输出Y0～Y7为低电平有效。

图3.1

2、功能测试

将地址和使能端与逻辑开关连接，输出端与电平指示连接。

按上表逐项测试74LS138的逻辑功能。

3、应用电路

产生逻辑函数

用1片74LS138和基本逻辑门产生函数（电路自拟）：

4、数据选择器的测试及应用

（1）将双4选1数据选择器7LS153参照图4．2接线．测试其功能并填写功能表

（2）将学习机脉冲信号源中固定连续脉冲4个不同频率的信号接到数据选择器4个输入端，将选择端置位，使输出端可分别观察到4种不同频率脉冲信号．

（3）．分析上述实验结果并总结数据选择器作用。

选择端

数据输入端

输出控制

输出

BA

C0C1C2C3

G

Y

XX

XXXX

H

LL

LXXX

L

LL

HXXX

L

LH

XLXX

L

LH

XHXX

L

HL

XXLX

L

HL

XXHX

L

HH

XXXL

L

HH

XXXH

L

图3.2

表3.1

四、实验报告

1．写出电路设计过程，画出实验内容3、4的接线图。

2．设计出对应电路，对实验结果进行分析、讨论

3．总结译码器和数据选择的使用体会。

实验四触发器

一、实验目的

1．熟悉并掌握R—S、D、J—K触发器的构成，工作原理和功能测试方法．

2．学会正确使用触发器集成芯片．

3．了解不同逻辑功能FF相互转换的方法．

二、实验仪器及材料

1．双法示波器2、数字万用表

3．器件74LS00二输人端四与非门1片

74LS74双D触发器1片

74LS73J—K触发器1片

三、实验内容

1．基本R—S触发器功能测试：

两个TTL与非门首尾相接构成的基本R—SFF的

电路如图4.1所示．

（1）试按下面的顺序在

，

端加信号：

=0

=1

=1

=1

=1

=0图4.1基本R—SFF电路

=1

=1

观来并记录FF的Q、

端的状态，将结果填入下表4.1中.

表4.1

Q

0

1

1

1

1

1

0

1

（2）

端接低电平．

端加脉冲。

（3）

端接高电子．

端加脉冲。

（4）连接Rd、Sd，并加脉冲。

记录并观察

（2）、（3）、（4）三种情况下，Q，

端的状态．从中你能否总结出基本R一SFF的Q或

端的状态改变和输人端

，

的关系。

（5）当

、

都接低电平时，观察Q、

端的状态。

当

、

同时由低电平跳为高电平时，注意观察Q、

端的状态，重复3～5次看Q、

端的状态是否相同，以正确理解“不定”状态的含义。

2．维持一阻塞型D触发器功能测试

双D型正边沿维持一阻塞型触发器74LS74的逻辑符号如图3．2所示。

图中

、

端为异步置1端，置0端（或称异步置位，复位；

端）．CP为时钟脉冲端。

试按下面步骤做实验：

（1）分别在

、

端加低电平，观察并记录Q、

端的状态。

（2）令

、

端为高电平，D端分别接高，低电平，用点动脉冲

作为CP，观察并记录当CP为O、↑、1、↓时Q端状态的

变化。

（3）当

=

=1、CP＝0（或CP=1）．改变D端信号，观察Q图4.2DFF逻辑符号

端的状态是否变化？

整理上述实验数据，将结果填入下表4．2中．

（4）令

=

=1，将D和

端相连，CP加连续脉冲，用双踪示波器观察并记录Q相对于CP的波形．

表4．2

CP

D

Q

Q

0

1

X

X

0

1

1

0

X

X

0

1

1

1

0

0

1

1

1

1

0

1

3．负边沿J—K触发器功能测试

图4.2

双J—K负边沿触发器74LS73芯片的逻辑符号如图4.2所示。

自拟实验步骤，测试其功能，并将结果填入表4.3中．

（1）．在74LS73中任取一JK触发器按右图连接。

（2）．输入端J、K、CLR接逻辑开关，

CLK端接单脉冲。

输出端Q、

接电平指示。

（3）．将测试结果填入表5.3中。

（Qn=0，Qn=1，分别表示触发器的初始状态，

Qn+1表示次态，即表中要填的数据）

（4）．J、K输入“1”，CP分别1Hz和

1kHz脉冲，用电平指示或示波器观察CP、Q

的波形并记录。

J

K

CP

Qn+1

Qn=0

Qn=1

0

0

0→1

1→0

0

1

0→1

1→0

1

0

0→1

1→0

1

1

0→1

1→0

表4.3

3．应用电路，用74LS73组成单脉冲发生器（电路自拟）。

要求：

用1Hz脉冲和手控触发脉冲分别作两个JK触发器的CP输入。

手控送出一个脉冲，则发生器输出一个与手控脉冲长短无关的单脉冲。

四、实验报告

1、列表整理实验所用触发器的逻辑功能。

2、总结实验波形，说明触发器的触发方式。

3