时序逻辑电路_PPT课件.ppt
- 文档编号:30864141
- 上传时间:2024-05-31
- 格式:PPT
- 页数:127
- 大小:5.99MB
时序逻辑电路_PPT课件.ppt
《时序逻辑电路_PPT课件.ppt》由会员分享,可在线阅读,更多相关《时序逻辑电路_PPT课件.ppt(127页珍藏版)》请在冰豆网上搜索。
第六章第六章时序逻辑电路时序逻辑电路6.1概述概述6.2时序逻辑电路的分析方法时序逻辑电路的分析方法6.3若干常用的时序逻辑电路若干常用的时序逻辑电路6.4时序逻辑电路的设计方法时序逻辑电路的设计方法一一.重点掌握的内容:
重点掌握的内容:
(1)时序逻辑电路的概念及电路结构特点;
(2)同步时序电路的一般分析方法;(3)同步计数器的一般分析方法;(4)会用置零法和置数法构成任意进制计数器。
二二.一般掌握的内容:
一般掌握的内容:
(1)同步、异步的概念,电路初态、次态、有效状态、无效状态、有效循环、无效循环、自启动的概念,寄存的概念;
(2)同步时序逻辑电路设计方法。
6.1概述概述一、组合电路与时序电路的区别一、组合电路与时序电路的区别1.组合电路:
组合电路:
电路的输出电路的输出只与电路的输入有关,只与电路的输入有关,与电路的与电路的前一时刻前一时刻的状态无关。
的状态无关。
2.时序电路:
时序电路:
电路在某一时刻的输出电路在某一时刻的输出取决于该时刻电路的输入取决于该时刻电路的输入还取决于还取决于前一时刻电路的状态前一时刻电路的状态由触发器保存由触发器保存时序电路:
时序电路:
组合电路组合电路+触发器触发器电路的状态与电路的状态与时间时间顺序有关顺序有关时序电路在任何时刻的稳定输出,时序电路在任何时刻的稳定输出,不仅不仅与与该时刻的输入信号有关,而且该时刻的输入信号有关,而且还与电路原来的还与电路原来的状态状态有关。
有关。
构成构成时序逻辑电路时序逻辑电路的基本单元是的基本单元是触发器触发器。
时序电路在电路结构上的两个特点:
时序电路在电路结构上的两个特点:
(1)时序电路通常包含组合电路和存储电路两部)时序电路通常包含组合电路和存储电路两部分,而存储电路是必不可少的。
分,而存储电路是必不可少的。
(2)存储电路的输出状态必须反馈到组合电路的)存储电路的输出状态必须反馈到组合电路的输入端,与输入信号一起,共同决定组合逻辑电输入端,与输入信号一起,共同决定组合逻辑电路的输出。
路的输出。
Y=FX,Q输出方程输出方程Z=GX,Q驱动方程(激励方程)驱动方程(激励方程)Q*=HZ,Q状态方程状态方程二、时序逻辑电路的分类:
二、时序逻辑电路的分类:
按按动动作作特特点点可可分分为为同步时序逻辑电路同步时序逻辑电路异步时序逻辑电路异步时序逻辑电路所有触发器状态的变化都是在所有触发器状态的变化都是在同一时钟信号同一时钟信号操作下操作下同时同时发生。
发生。
触发器状态的变化触发器状态的变化不是同时不是同时发生。
发生。
按按输输出出特特点点可可分分为为米利型时序逻辑电路米利型时序逻辑电路穆尔型时序逻辑电路穆尔型时序逻辑电路输出不仅取决于存储电路的状态,而且还输出不仅取决于存储电路的状态,而且还决定于电路当前的输入。
决定于电路当前的输入。
输出仅决定于存储电路的状态,与电路当输出仅决定于存储电路的状态,与电路当前的输入无关。
前的输入无关。
分析一个时序电路,就是要找出给定时序电路分析一个时序电路,就是要找出给定时序电路的逻辑功能。
具体地说:
就是要求找出电路的状态的逻辑功能。
具体地说:
就是要求找出电路的状态和输出的状态在输入变量和时钟信号作用下的变化和输出的状态在输入变量和时钟信号作用下的变化规律。
规律。
6.2时序逻辑电路的分析方法时序逻辑电路的分析方法6.2.1同步时序逻辑电路的分析方法同步时序逻辑电路的分析方法分析同步时序电路的一般步骤如下:
分析同步时序电路的一般步骤如下:
(1)从给定的逻辑图中写出每个触发器的)从给定的逻辑图中写出每个触发器的驱驱动方程动方程(亦即存储电路中每个触发器输入信号的(亦即存储电路中每个触发器输入信号的逻辑函数式)。
逻辑函数式)。
(2)将得到的这些驱动方程代入相应触发器)将得到的这些驱动方程代入相应触发器的特性方程,得出每个触发器的状态方程,从而的特性方程,得出每个触发器的状态方程,从而得到由这些状态方程组成的整个时序电路的得到由这些状态方程组成的整个时序电路的状态状态方程组方程组。
(3)根据逻辑图写出电路的)根据逻辑图写出电路的输出方程输出方程。
特性方程:
特性方程:
描述触发器逻辑功能的逻辑表达式。
描述触发器逻辑功能的逻辑表达式。
时钟方程:
时钟方程:
控制时钟控制时钟CLK的逻辑表达式。
的逻辑表达式。
例例6.2.1解解:
写驱动方程写驱动方程驱动方程同步时序电路,时钟方程省去。
同步时序电路,时钟方程省去。
输出方程求状态方程求状态方程将驱动方程代入JK触发器的特性方程中得电路的状态方程:
写输出写输出方程方程6.2.2时序逻辑电路的状态转换表、状态转换图、时序逻辑电路的状态转换表、状态转换图、状态机流程图和时序图状态机流程图和时序图一、状态转换表一、状态转换表反映时序电路的输出、次态与输入、初态间取值关系的表格。
若将任何一组输入变量及电路初态的取值代入状态方程和输出方程,即可算出电路的次态和现态下的输出值;以得到的次态作为新的初态,和这时的输入变量取值一起再代入状态方程和输出方程进行计算,又得到一组新的次态和输出值。
如此继续下去,将全部的计算结果列成真值表的形式,就得到了状态转换表。
计算、列状态转换表计算、列状态转换表0000010001010001001100111000100101010111001100001111000100000100102010030110410005101061101700000111110000几个概念几个概念有效状态:
有效状态:
在时序电路中,凡是被利用了的状态。
有效循环:
有效循环:
有效状态构成的循环。
无效状态:
无效状态:
在时序电路中,凡是没有被利用的状态。
无效循环:
无效循环:
无效状态若形成循环,则称为无效循环。
自启动:
自启动:
在时钟CLK作用下,无效状态能自动地进入到有效循环中,则称电路能自启动,否则称不能自启动。
例题为一个同步七进制加法计数器,能自启动。
例题为一个同步七进制加法计数器,能自启动。
二、状态转换图二、状态转换图反映时序电路反映时序电路状态转换规律,及状态转换规律,及相应输入、输出取相应输入、输出取值关系的图形。
值关系的图形。
箭尾:
初态箭头:
次态标注:
输入输出在状态转换图中以圆圈表示电路的各个状态,以在状态转换图中以圆圈表示电路的各个状态,以箭头表示状态转换的方向。
同时,还在箭头旁注明了箭头表示状态转换的方向。
同时,还在箭头旁注明了状态转换前的输入变量取值和输出值,通常将输入变状态转换前的输入变量取值和输出值,通常将输入变量取值写在斜线以上,将输出值写在斜线以下。
量取值写在斜线以上,将输出值写在斜线以下。
电路状态画状态转换图画状态转换图000001010011100101110111/0/0/0/0/0/0/1/1Q3Q2Q1/Y例例6.2.3解解:
写方程式写方程式驱动方程代入D触发器的特性方程,得到电路的状态方程输出方程输出方程求状态方程求状态方程输入现态次态输出AY000101011000001011110111100111100001110001000100计算、计算、列状态转列状态转换表换表输入现态次态输出AY000101011000001011111101100111100001110001100000画状态转换图画状态转换图电路状态电路状态转换方向转换方向00011011转换条件转换条件0/0A/YQ2Q10/10/00/01/01/01/11/0说明电路功能说明电路功能A=0时是二位二进制加法计数器;时是二位二进制加法计数器;A=1时是二位二进制减法计数器。
时是二位二进制减法计数器。
注意:
注意:
加法计数器和减法计数器的含义。
加法计数器和减法计数器的含义。
四、时序图四、时序图时序图又叫时序图又叫工作波形图工作波形图,它用波形的形式形,它用波形的形式形象地表达了输入信号、输出信号、电路的状态等象地表达了输入信号、输出信号、电路的状态等的取值在时间上的对应关系。
的取值在时间上的对应关系。
以上方法从不同侧面突出了时序电路逻以上方法从不同侧面突出了时序电路逻辑功能的特点,它们在本质上是相同的,可以辑功能的特点,它们在本质上是相同的,可以互相转换。
互相转换。
图6.2.1电路的时序图000001001011001011011000011110011001图6.2.3电路的时序图电路图电路图时钟方程、时钟方程、驱动方程和驱动方程和输出方程输出方程状态方程状态方程状态图、状态图、状态表状态表时序图时序图15时序电路的分析步骤:
时序电路的分析步骤:
42将驱动方将驱动方程代入特程代入特性方程性方程判断电路逻判断电路逻辑功能,辑功能,检检查自启动查自启动3计算计算本节小结:
本节小结:
时时序序电电路路的的特特点点是是:
在在任任何何时时刻刻的的输输出出不不仅仅和和输输入入有有关关,而而且且还还决决定定于于电电路路原原来来的的状状态态。
为为了了记记忆忆电电路路的的状状态态,时时序序电电路路必必须须包包含含有有存存储储电电路路。
存存储储电电路路通常以触发器为基本单元电路构成。
通常以触发器为基本单元电路构成。
时时序序电电路路可可分分为为同同步步时时序序电电路路和和异异步步时时序序电电路路两两类类。
它它们们的的主主要要区区别别是是,前前者者的的所所有有触触发发器器受受同同一一时时钟钟脉脉冲冲控控制制,而而后后者者的的各各触触发发器器则则受受不不同同的的脉脉冲冲源源控控制。
制。
时时序序电电路路的的逻逻辑辑功功能能可可用用逻逻辑辑图图、状状态态方方程程、状状态态表表、卡卡诺诺图图、状状态态图图和和时时序序图图等等66种种方方法法来来描描述述,它们在本质上是相通的,可以互相转换。
它们在本质上是相通的,可以互相转换。
时序电路的分析,就是由逻辑图到状态图的转换;时序电路的分析,就是由逻辑图到状态图的转换;而时序电路的设计,在画出状态图后,其余就是由状而时序电路的设计,在画出状态图后,其余就是由状态图到逻辑图的转换。
态图到逻辑图的转换。
6.3若干常用的时序逻辑电路若干常用的时序逻辑电路一、寄存器一、寄存器在数字电路中,用来存放二进制数据或代码在数字电路中,用来存放二进制数据或代码的电路称为的电路称为寄存器寄存器。
寄寄存存器器是是由由具具有有存存储储功功能能的的触触发发器器组组合合起起来来构构成成的的。
一一个个触触发发器器可可以以存存储储11位位二二进进制制代代码码,存存放放n位位二二进进制制代码的寄存器,需用代码的寄存器,需用n个个触发器来构成。
触发器来构成。
6.3.1寄存器和移位寄存器寄存器和移位寄存器同步触发器构成4位寄存器边沿触发器构成
(1)清清零零。
,异步清零。
即有:
(2)送送数数。
时,CLK上升沿送数。
即有:
(3)保保持持。
在、CLK上升沿以外时间,寄存器内容将保持不变。
二、移位寄存器二、移位寄存器移位寄存器除了具有存储代码的功能以外,移位寄存器除了具有存储代码的功能以外,还具有移位功能。
所谓移位功能,是指寄存器里还具有移位功能。
所谓移位功能,是指寄存器里存储的代码能在移位脉冲的作用下依次左移或右存储的代码能在移位脉冲的作用下依次左移或右移。
因此,移位寄存器不但可以用来寄存代码,移。
因此,移位寄存器不但可以用来寄存代码,还可以用来实现数据的串行还可以用来实现数据的串行并行转换、数值的并行转换、数值的运算以及数据处理等。
运算以及数据处理等。
单向移位寄存器单向移位寄存器0010010011110110101经过经过4个个CLK信号以后,串行输入的信号以后,串行输入的4位代码全部移入寄位代码全部移入寄存器中,同时在存器中,同时在4个触发器输出端得到并行输出代码。
个触发器输出端得到并行输出代码。
首先将首先将4位数据并行置入移位寄存器的位数据并行置入移位寄存器的4个触发器中,经过个触发器中,经过4个个CP,4位代码将从串行输出端依次输出,实现数据的并行位代码将从串行输出端依次输出,实现数据的并行串行转换。
串行转换。
单向移位寄存器具有以下主要特点:
单向移位寄存器具有以下主要特点:
(11)单单向向移移位位寄寄存存器器中中的的数数码码,在在CLK脉脉冲冲操操作下,可以依次右移或左移。
作下,可以依次右移或左移。
(22)n位位单单向向移移位位寄寄存存器器可可以以寄寄存存n位位二二进进制制代代码码。
n个个CLK脉脉冲冲即即可可完完成成串串行行输输入入工工作作,此此后后可可从从Q0Qn-1端端获获得得并并行行的的n位位二二进进制制数数码码,再用再用n个个CLK脉冲又可实现串行输出操作。
脉冲又可实现串行输出操作。
(33)若若串串行行输输入入端端状状态态为为00,则则n个个CLK脉脉冲冲后后,寄存器便被清零。
寄存器便被清零。
器件实例:
器件实例:
74LS194A,左左/右移,右移,并行输入,保持,异步置零并行输入,保持,异步置零等功能等功能双向移位寄存器双向移位寄存器RDS1S0工作状态0XX置零100保持101右移110左移111并行输入(b)逻辑功能图逻辑功能图2片片74LS194A接成接成8位双向移位寄存器位双向移位寄存器Q0Q1Q2Q3DIRD0D1D2D3DILRDS1S0CLK74LS194用双向移位寄存器用双向移位寄存器74LS194组成组成节日彩灯节日彩灯控制电路控制电路+5V+5VS1=0,S0=1右移控制右移控制+5VCLK1秒秒Q=0时时LED亮亮清清0按键按键1k二极管二极管发光发光LEDQ0Q1Q2Q3DIRD0D1D2D3DILRDS1S0CLK74LS194本节小结:
本节小结:
寄存器是用来存放二进制数据或代寄存器是用来存放二进制数据或代码的电路,是一种基本时序电路。
任何码的电路,是一种基本时序电路。
任何现代数字系统都必须把需要处理的数据现代数字系统都必须把需要处理的数据和代码先寄存起来,以便随时取用。
和代码先寄存起来,以便随时取用。
本节小结:
本节小结:
寄寄存存器器分分为为基基本本寄寄存存器器和和移移位位寄寄存存器器两两大大类类。
基基本本寄寄存存器器的的数数据据只只能能并并行行输输入入、并并行行输输出出。
移移位位寄寄存存器器中中的的数数据据可可以以在在移移位位脉脉冲冲作作用用下下依依次次逐逐位位右右移移或或左左移移,数数据据可可以以并并行行输输入入、并并行行输输出出,串串行行输输入入、串串行行输输出出,并并行行输输入入、串串行行输输出出,串串行行输输入入、并行输出。
并行输出。
寄存器的应用很广,特别是移位寄存器,寄存器的应用很广,特别是移位寄存器,不仅可将串行数码转换成并行数码,或将并不仅可将串行数码转换成并行数码,或将并行数码转换成串行数码,还可以很方便地构行数码转换成串行数码,还可以很方便地构成成移位寄存器型计数器移位寄存器型计数器和和顺序脉冲发生器顺序脉冲发生器等等电路。
电路。
本节小结:
本节小结:
在数字电路中,能够记忆输入脉冲个数的电在数字电路中,能够记忆输入脉冲个数的电路称为计数器。
路称为计数器。
分类:
分类:
按计数器中触发器是否同时翻转按计数器中触发器是否同时翻转同步计数器同步计数器异步计数器异步计数器按计数器中的数字增减按计数器中的数字增减加法计数器加法计数器减法计数器减法计数器可逆计数器可逆计数器按计数器容量按计数器容量二进制计数器二进制计数器N进制计数器进制计数器十进制计数器十进制计数器6.3.2计数器计数器计计数数器器二进制计数器二进制计数器十进制计数器十进制计数器N进制计数器进制计数器加法计数器加法计数器同步计数器同步计数器异步计数器异步计数器减法计数器减法计数器可逆计数器可逆计数器加法计数器加法计数器减法计数器减法计数器可逆计数器可逆计数器二进制计数器二进制计数器十进制计数器十进制计数器N进制计数器进制计数器一、同步计数器一、同步计数器11、同步二同步二进制计数器进制计数器n位二进制同步加法计数器的电路连接规律:
位二进制同步加法计数器的电路连接规律:
驱动方程驱动方程输出方程输出方程若计数脉冲频率为若计数脉冲频率为f0,则,则Q0、Q1、Q2、Q3端输出脉冲的频端输出脉冲的频率依次为率依次为f0的的1/2、1/4、1/8、1/16。
因此又称为分频器。
因此又称为分频器。
4位同步二进制加法计数器位同步二进制加法计数器74LS161预置数控预置数控制端制端数据输入端数据输入端异步复位端异步复位端工作状态工作状态控制端控制端进位进位输出输出(a)引脚排列图工作状态X0XXX置0(异步)10XX预置数(同步)X1101保持(包括C)X11X0保持(C=0)1111计数4位同步二进制计数器位同步二进制计数器74161功能表功能表74161具有具有异步置零异步置零和和同步式预置数同步式预置数功能。
功能。
4位同步二进制计数器位同步二进制计数器74163功能表功能表74163具有具有同步置零同步置零和和同步式预置数同步式预置数功能。
功能。
74LS16374LS163的引脚排列和的引脚排列和的引脚排列和的引脚排列和74LS16174LS161相同,不同之处是相同,不同之处是相同,不同之处是相同,不同之处是74LS16374LS163采用采用采用采用同步置零方式。
同步置零方式。
同步置零方式。
同步置零方式。
驱动方程驱动方程输出方程输出方程n位二进制同步减法计数器的连接规律:
位二进制同步减法计数器的连接规律:
284页图页图6.3.15同步加减计数器同步加减计数器加/减计数器加加/减减计数结果加/减计数器计数结果两种解决方案单时钟同步十六进制加单时钟同步十六进制加/减计数器减计数器74LS191预置数控预置数控制端制端使能端使能端加减控加减控制端制端串行时钟输出串行时钟输出单时钟同步十六进制加单时钟同步十六进制加/减计数器减计数器74LS191的功能表的功能表74LS191具有具有异步式预置数异步式预置数功能。
功能。
111011101110001000100双时钟加双时钟加/减计数器减计数器74LS19374LS193具有具有异步置零异步置零和和异步式预置数异步式预置数功能。
功能。
22、同步同步十进制计数器十进制计数器同步十进制加法计数器:
同步十进制加法计数器:
在同步二进制加法计数在同步二进制加法计数器的基础上修改而来。
器的基础上修改而来。
同步十进制加法计数器同步十进制加法计数器74LS160与与74LS161逻辑图和功能表均相同逻辑图和功能表均相同,所不同的是所不同的是74LS160是是十进制而十进制而74LS161是十六进制。
是十六进制。
同步十进制加同步十进制加/减计数器也有单时钟和双时减计数器也有单时钟和双时钟两种结构形式。
属于单时钟的有钟两种结构形式。
属于单时钟的有74LS190等,等,属于双时钟的有属于双时钟的有74LS192等。
等。
74LS190与与74LS191逻辑图和功能表均相同;逻辑图和功能表均相同;74LS192与与74LS193逻辑图和功能表均相同。
逻辑图和功能表均相同。
二、异步计数器二、异步计数器11、异、异步步二进制计数器二进制计数器3位异步二进制加法计数器触发器为触发器为下降沿触发下降沿触发,Q0接接CLK1,Q1接接CLK2。
若若上升沿触发上升沿触发,则应,则应Q0接接CLK1,Q1接接CLK2。
3位异步二进制减法计数器触发器为触发器为下降沿触发下降沿触发,接接CLK1,接接CLK2。
若若上升沿触发上升沿触发,则应,则应接接CLK1,接接CLK2。
原理:
原理:
在在44位二进制异步加法计数位二进制异步加法计数器上修改而成,器上修改而成,要跳过要跳过10101111这六个状态这六个状态12345678910J=0J=1J=0J=K=1J=1J=022、异、异步步十进制计数器十进制计数器异步二五十进制计数器74LS290置0端置9端若计数脉冲由若计数脉冲由CLK0端输入,输出由端输入,输出由Q0端引端引出,即得到出,即得到二进制二进制计数器;若计数脉冲由计数器;若计数脉冲由CLK1端端输入,输出由输入,输出由Q1Q3引出,即是引出,即是五进制五进制计数器;计数器;若将若将CLK1与与Q0相连相连,同时以,同时以CLK0为输入端为输入端,输,输出由出由Q0Q3引出,则得到引出,则得到8421码码十进制十进制计数器。
计数器。
74LS290功能表功能表缺点:
缺点:
(1)工作频率较低;)工作频率较低;
(2)在电路状态译码时存在竞争)在电路状态译码时存在竞争冒险现象。
冒险现象。
异步计数器特点异步计数器特点优点:
优点:
结构简单结构简单三、任意进制计数器的构成方法三、任意进制计数器的构成方法利利用用现现有有的的NN进进制制计计数数器器构构成成任任意意进进制制(MM)计计数数器器时时,如如果果MNMNMN,则要多片,则要多片NN进制计数器。
进制计数器。
实现方法实现方法置零法(复位法)置零法(复位法)置数法(置位法)置数法(置位法)1.MN原理:
计数循环过程中设法跳过原理:
计数循环过程中设法跳过NM个状态。
个状态。
具体方法:
置零法具体方法:
置零法置数法置数法置零法:
置零法:
适用于有置零输入端的计数器。
原理是适用于有置零输入端的计数器。
原理是不管输出处于哪一状态,只要在置零输入端加一不管输出处于哪一状态,只要在置零输入端加一有效电平,输出会立即从那个状态回到有效电平,输出会立即从那个状态回到00000000状态,状态,置零信号消失后,计数器又可以在时钟信号作用置零信号消失后,计数器又可以在时钟信号作用下从下从00000000开始重新计数。
开始重新计数。
置置数数法法:
适适用用于于具具有有预预置置数数功功能能的的计计数数器器。
对对于于具具有有预预置置数数功功能能的的计计数数器器而而言言,在在其其计计数数过过程程中中,可可以以将将它它输输出出的的任任意意一一个个状状态态通通过过译译码码,产产生生一一个个预预置置数数控控制制信信号号反反馈馈至至预预置置数数控控制制端端,在在下下一一个个CLK脉脉冲冲作作用用后后,计计数数器器会会把把预预置置数数输输入入端端D0D1D2D3的的状状态态置置入入到到输输出出端端。
预预置置数数控控制制信信号号消消失失后后,计计数数器器就就会会在在时时钟钟信信号号作作用用下下从从被被置置入入的状态开始重新计数。
的状态开始重新计数。
例例6.3.2将十进制的将十进制的7416074160接成六进制计数器。
接成六进制计数器。
解:
解:
置零法置零法74LS160具有异步置零功能Q3Q2Q1Q00000000100100011010001010110当当MN时,需用多片时,需用多片N进制计数器组合实现进制计数器组合实现串行进位方式、并行进位方式、串行进位方式、并行进位方式、整体置零方式、整体置数方式整体置零方式、整体置数方式若若M可分解为可分解为M=N1N2(N1、N2均小于均小于N),),可采用连接方式有:
可采用连接方式有:
若若M为大于为大于N的素数,不可分解,则其连接的素数,不可分解,则其连接方式只有:
方式只有:
整体置零方式、整体置数方式整体置零方式、整体置数方式2.MN串行进位方式:
串行进位方式:
以低位片的进位信号作为高位片以低位片的进位信号作为高位片的时钟输入信号。
的时钟输入信号。
并行进位方式:
并行进位方式:
以低位片的进位信号作为高位片以低位片的进位信号作为高位片的工作状态控制信号。
的工作状态控制信号。
整体置零方式:
整体置零方式:
首先将两片首先将两片N进制计数器按最简进制计数器按最简单的方式接成一个大于单的方式接成一个大于M进制的计数器,然后在进制的计数器,然后在计数器记为计数器记为M状态时使状态时使RD=0,将两片计数器同,将两片计数器同时置零。
时置零。
整体置数方式:
整体置数方式:
首先将两片首先将两片N进制计数器按最简进制计数器按最简单的方式接成一个大于单的方式接成一个大于M进制的计数器,然后在进制的计数器,然后在某一状态下使某一状态下使LD=0,将两片计数器同时置数成,将两片计数器
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 时序 逻辑电路 _PPT 课件