音乐播放器方案设计书18692.docx
- 文档编号:30819282
- 上传时间:2024-01-30
- 格式:DOCX
- 页数:27
- 大小:178.93KB
音乐播放器方案设计书18692.docx
《音乐播放器方案设计书18692.docx》由会员分享,可在线阅读,更多相关《音乐播放器方案设计书18692.docx(27页珍藏版)》请在冰豆网上搜索。
音乐播放器方案设计书18692
前言
在计算机技术的推动下,20世纪末,电子技术获得了飞速的发展,现代电子产品几乎渗透了社会的各个领域,有力的推动了社会生产力的发展和社会信息化程度的提高,同时也使现代化电子产品性能进一步提高,产品更新换代的节奏也越来越快。
电子技术发展的根基是微电子技术的进步,它表现在大规模集成电路加工技术,即半导体工艺技术的发展上。
表征半导体工艺水平的线宽已达到60nm以下,并还在不断缩小;在硅片单位面积上集成了更多的晶体管,集成电路设计在不断的向超大规模、极低功耗和超高速的方向发展;专用集成电路ASIC(ApplicationSpecificIntegratedCircuit)的设计成本不断降低,在功能上,现代的集成电路已能实现单片机电子系统SoC(SystemonaChip)的功能。
矚慫润厲钐瘗睞枥庑赖。
在现代高新电子产品的设计和生产中,微电子技术和现代电子设计技术是相互促进、相互推动又相互制约的两个技术环节。
前者代表了物理层在广度和深度上硬件电路实现的发展,后者则反映了现代先进的电子理论、电子技术、仿真技术、设计工艺和设计技术与最新的计算机软件技术有机的融合和升华。
因此,严格的说,EDA技术应该是这两者的结合是这两个技术领域共同孕育的奇葩。
聞創沟燴鐺險爱氇谴净。
1.概述
1.1研究意义
随着电子技术的飞速发展,微电子技术的进步主要表现在大规模集成电路加工技术即半导体工艺技术的发展上,使得表征半导体的工艺水平的线宽已经达到了60nm,并在不断地缩小,面在硅片单位面积上,集成了更多的晶体管。
集成电路设计正在不断地向超大规模,极低功耗和超高速的方向发展,电子产品的功能越来越强大,体积越来越小,功耗越来越低。
残骛楼諍锩瀨濟溆塹籟。
同时,利用可编程逻辑器件和EDA技术使设计方法发生了质的变化。
把以前“电路设计+硬件搭试+调试焊接”转化为“功能设计+软件模拟+仿真下载”。
利用EDA开发平台,采用可编程逻辑器件CPLD/FPGA使硬件的功能可通过编程来实现,这种新的基于芯片的设计方法能够使设计者有更多机会充分发挥创造性思维,实现多种复杂数字逻辑系统的功能,将原来由电路板设计完成的工作放到芯片的设计中进行,减少了连线和体积,提高了集成度,降低了干扰,大大减轻了电路设计和PCB设计的工作量和难度,增强了设计的灵活性,有效地提高了工作效率,增加了系统的可靠性和稳定性,提高了技术指标。
酽锕极額閉镇桧猪訣锥。
这些技术使得各种电子产品迅速的进入了我们的生活,我们处在一个被电子产品深度包围的时代,在一个普通老百姓的家里,衣食住行,每一个产品的诞生都离不开EDA技术,从彩色电视机,到智能冰箱,到全自动洗衣机,电饭煲,到微波炉,电磁炉,电子琴,再到个人随身用的手机,MP3音乐播放器都需要EDA技术提供支持。
彈贸摄尔霁毙攬砖卤庑。
本文应用VHDL硬件描述语言,设计一个乐曲硬件演奏电路,它能将一首预先设置存储好的乐曲自动播放出来,除此之外,也能够通过按键的方式输入音符,使其具备简易电子琴的功能。
通过此项研究,能够深切的体会利用EDA工具开发的优越性,在此基础上,对乐曲硬件演奏电路功能进行丰富,具体一定的社会实用性。
謀荞抟箧飆鐸怼类蒋薔。
下面对乐曲演奏电路的设计与实现中涉及的EDA技术,以及EDA技术中常用的开发器件CPLD/FPGA可编程逻辑器件,开发语言VHDL以及开发软件QuartusⅡ作简单介绍。
厦礴恳蹒骈時盡继價骚。
1.2EDA技术介绍
EDA(ElectronicDesignAutomation)技术即电子自动化设计,EDA技术作为现代电子技术的核心,他依赖功能强大的计算机,在EDA工具软件平台上,对以硬件描述语言HDL为系统逻辑描述手段完成的设计文件,自动地完成逻辑编译、逻辑化简、逻辑分割、逻辑综合、结构综合,以及逻辑优化和仿真测试,直至实现既定的电子线路系统功能。
在EDA技术中有编程技术FPGA与CPLD两种选择。
茕桢广鳓鯡选块网羈泪。
FPGA在结构上主要分为三个部分,即可编程逻辑单元,可编程输入/输出单元和可编程连线三个部分。
CPLD在结构上主要包括三个部分,即可编程逻辑宏单元,可编程输入/输出单元和可编程内部连线。
鹅娅尽損鹌惨歷茏鴛賴。
高集成度、高速度和高可靠性是FPGA/CPLD最明显的特点,其时钟延时可小至ns级,结合其并行工作方式,在超高速应用领域和实时测控方面有着非常广阔的应用前景。
在高可靠应用领域,如果设计得当,将不会存在类似于MCU的复位不可靠和PC可能跑飞等问题。
FPGA/CPLD的高可靠性还表现在几乎可将整个系统下载于同一芯片中,实现所谓片上系统,从而大大缩小了体积,易于管理和屏蔽。
籟丛妈羥为贍偾蛏练淨。
由于FPGA/CPLD的集成规模非常大,可利用先进的EDA工具进行电子系统设计和产品开发。
由于开发工具的通用性、设计语言的标准化以及设计过程几乎与所用器件的硬件结构没有关系,因而设计开发成功的各类逻辑功能块软件有很好的兼容性和可移植性。
預頌圣鉉儐歲龈讶骅籴。
它几乎可用于任何型号和规模的FPGA/CPLD中,从而使得产品设计效率大幅度提高。
可以在很短时间内完成十分复杂的系统设计,这正是产品快速进入市场最宝贵的特征。
美国IT公司认为,一个ASIC80%的功能可用于IP核等现成逻辑合成。
而未来大系统的FPGA/CPLD设计仅仅是各类再应用逻辑与IP核(Core)的拼装,其设计周期将更短。
渗釤呛俨匀谔鱉调硯錦。
与ASIC设计相比,FPGA/CPLD显著的优势是开发周期短、投资风险小、产品上市速度快、市场适应能力强和硬件升级回旋余地大,而且当产品定型和产量扩大后,可将在生产中达到充分检验的VHDL设计迅速实现ASIC投产。
铙誅卧泻噦圣骋贶頂廡。
对于一个开发项目,究竟是选择FPGA还是选择CPLD呢?
主要看开发项目本身的需要。
对于普通规模,且产量不是很大的产品项目,通常使用CPLD比较好。
对于大规模的逻辑设计ASIC设计,或单片系统设计,则多采用FPGA。
另外,FPGA掉电后将丢失原有的逻辑信息,所以在实用中需要为FPGA芯片配置一个专用ROM。
擁締凤袜备訊顎轮烂蔷。
我们深刻体会到,CPLD/FPGA的学习与应用已不仅仅是一种单纯的基于某种特定器件的应用开发过程,而是一种极富挑战性和创造性的开拓性活动。
它打破了软硬件之间最后的屏障,使软硬件工程师们有了真正的共同语言,它使目前一切仍处于计算机辅助性设计和规划的纯软件活动变成了实实在在的设计和实体。
在1997年全国大学生电子设计竞赛组委会专家组的一次会议上,一位专家指出:
我国的单片机时代已经结束,未来的电子设计将是EDA的时代。
贓熱俣阃歲匱阊邺镓騷。
1.2.1硬件描述语言VHDL
VHDL(VeryHighSpeedIntegratedCircuitHardwareDescriptionLanguage)是非常高速集成电路硬件描述语言,是可以描述硬件电路的功能、信号连接关系及定时关系的语言。
它能比电路原理图更有效地表示硬件电路的特性。
使用VHDL语言,可以就系统的总体要求出发,自上至下地将设计内容细化,最后完成系统硬件的整体设计。
VHDL语言作为IEEE标准的硬件描述语言和EDA的重要组成部分,经过十几年的发展、应用和完善,以其强大的系统描述能力、规范的程序设计结构、灵活的语句表达风格和层次的仿真测试手段,受到业界的普遍认同和广泛的接受,从数十种国际流行的硬件描述语言中脱颖而出,成为现代EDA领域的首选硬件设计计算机语言,而且目前流行的EDA工具软件全部支持VHDL。
除了作为电子系统设计的主选硬件描述语言外,VHDL在EDA领域的仿真测试、学术交流、电子设计的存档、程序模块的移植、ASIC设计源程序的交付、IP核(IntelligdencePropertyCore)的应用等方面担任着不可或缺的角色。
目前,它还不能应用于模拟电路的设计,但已有人投入研究。
坛摶乡囂忏蒌鍥铃氈淚。
VHDL程序结构包括:
实体(Entity)、结构体(Architecture)、配置(Configuration)、包集合(Package)及库(Library)。
其中,实体是一个VHDL程序的基本单元,由实体说明和结构体两部分组成:
实体说明用于描述设计系统的外部接口信号;结构体用于描述系统的行为、系统数据的流程或系统组织结构形式。
配置用语从库中选取所需的单元来组成系统设计的不同规格的不同版本,使被设计系统的功能发生变化。
包集合存放各设计模块能共享的数据类型、常数、子程序等。
库用于存放已编译的实体、构造体、包集合及配置:
一种是用户自己开发的工程软件,另一种是制造商提供的库。
蜡變黲癟報伥铉锚鈰赘。
VHDL语言的主要特点是:
◆功能强大,灵活性高:
VHDL语言是一种功能强大的语言结构,可用简洁明确的代码来进行复杂控制逻辑的设计。
同时VHDL语言还支持层次化的设计,支持设计库和可重复使用的元件生成。
目前,VHDL语言已成为一种设计、仿真、综合的标准硬件描述语言。
買鲷鴯譖昙膚遙闫撷凄。
◆器件无关性:
VHDL语言允许设计者在生成一个设计时不需要首先选择一个具体的器件。
对于同一个设计描述,可以采用多种不同器件结构来实现其功能。
因此设计描述阶段,可以集中精力从事设计构思。
当设计、仿真通过后,指定具体的器件综合、适配即可。
綾镝鯛駕櫬鹕踪韦辚糴。
◆可移植性:
VHDL语言是一种标准的语言,故采用VHDL进行的设计可以被不同的EDA工具所支持。
从一个仿真工具移植到另一个仿真工具,从一个综合工具移植到另一个综合工具,从一个工作平台移植到另一个工作平台。
在一个EDA工具中采用的技术技巧,在其它工具中同样可以采用。
驅踬髏彦浃绥譎饴憂锦。
◆自顶向下的设计方法:
传统的设计方法是,自底向上的设计或平坦式设计。
自底向上的设计方法是先从底层模块设计开始,逐渐由各个模块形成功能复杂的电路。
这种设计方法优点是很明显的,因为它是一种层次设计电路,一般电路的子模块都是按照结构或功能划分,因此这种电路层次清楚,结构明确,便于多人合作开发,同时设计文件易于存档,易于交流。
自底向上设计方法的缺点也很明显,往往由于整体设计思路不对而使的花费几个月的低层设计付之东流。
平坦式设计是整个电路只含有一个模块,电路的设计是平铺直叙的,没有结构和功能上的划分,因此不是层次电路的设计方式。
优点是小型电路设计时可以节省时间和精力,但随着电路复杂程度的增加,这种设计方式的缺点变的异常突出。
自顶向下的设计方法是将要设计的电路进行最顶层的描述(顶层建模),然后利用EDA软件进行顶层仿真,如果顶层设计的仿真结果满足要求,则可以继续将顶层划分的模块进行低一级的划分并仿真,这样一级一级设计最终将完成整个电路的设计。
自顶向下的设计方法与前面两种方法相比优点是很明显的。
猫虿驢绘燈鮒诛髅貺庑。
◆数据类型丰富:
作为硬件描述语言的一种VHDL语言的数据类型非常丰富,除了VHDL语言自身预定义的十种数据类型外,在VHDL语言程序设计中还可以由用户自定义数据类型。
特别是std_logic数据类型的使用,使得VHDL语言能最真实模拟电路中的复杂信号。
锹籁饗迳琐筆襖鸥娅薔。
◆建模方便:
由于VHDL语言中可综合的语句和用于仿真的语句齐备,行为描述能力强,因此VHDL语言特别适合信号建模。
目前VHDL的综合器能对复杂的算术描述进行综合(如:
QuartusⅡ2.0以上的版本都能对std_logic_vector类型的数据进行加、减、乘、除),因此对于复杂电路的建模VHDL语言无论仿真还是综合都是非常合适的描述语言。
構氽頑黉碩饨荠龈话骛。
◆运行库和程序包丰富:
目前支持VHDL语言的程序包很丰富,大多以库的形式存放在特定的目录下,用户可随时调用。
如IEEE库收集了std_logic_1164、std_logic_arith、std_logic_unsigned等程序包。
在CPLD/FPGA综合时,还可以使用EDA软件商提供的各种库和程序包。
而且用户利用VHDL语言编写的各种成果都可以以库的形式存放,在后续的设计中可以继续使用。
輒峄陽檉簖疖網儂號泶。
◆VHDL语言是一种硬件电路的建模描述语言,因此与普通的计算机语言有较大差别,普通计算机语言是CPU按照时钟的节拍,一条指令执行完后才能执行下一条指令,因此指令执行是有先后顺序的,也即是顺序执行,而每条指令的执行占用特定的时间。
而与VHDL语言描述结果相对应的是硬件电路,它遵循硬件电路的特点,语句的执行没有先后顺序,是并发的执行的;而且语句的执行不像普通软件那样每条指令占用一定的时间,只是遵循硬件电路自身的延迟时间。
尧侧閆繭絳闕绚勵蜆贅。
1.2.2开发软件QUARTUSⅡ
Altera公司是世界三大CPLD/FPGA厂家之一,它的器件能达到最高的性能和集成度,不仅仅因为采用了先进的工艺和全新的逻辑结构,还在于它提供了现代化的设计工具之一QUARTUSⅡ可编程逻辑开发软件,该软件是MAX+plusⅡ的升级版本,Altera公司的第四代开发软件。
其提供了一个完整高效的,一种与结构无关的设计环境,非常适应具体的设计需要。
QuartusⅡ提供了方便的设计输入方式、快速的编译和直接易懂的器件编程。
能够支持逻辑门数在百万门以上的逻辑器件的开发,并且为第三方工具提供了无缝接口。
QUARTUSⅡ提供了全面的逻辑设计能力,包括电路图、文本和波形的设计输入以及编译、逻辑综合、仿真和定时分析以及器件编程等诸多功能。
特别是在原理图输入等方面,QUARTUSⅡ被公认为是最易使用、人机界面最友好的PLD开发软件,QUARTUSⅡ开发系统具有很多突出的特点:
识饒鎂錕缢灩筧嚌俨淒。
◆开放式的界面:
Altera公司与EDA开发商紧密合作,使QUARTUSⅡ可以与其他工业标准的设计与输入、综合、校验工具相连接。
它与EDA工具的接口遵循EDIF200、EDIF300,参数模块库LPM2.1.0,标准延迟格式SDF1.0、SDF2.0,VITAL95,VerilogHDL,VHDL1987及VHDL1993等多种标准。
QUARTUSⅡ软件接口允许用户使用Altera或标准EDA设计输入工具来创建逻辑设计,使用QUARTUSⅡ的编译器对Altera器件的设计进行编译,使用Altera或其他EDA校验工具进行器件升级或板级仿真。
表1-1显示QuartusII软件支持的EDA工具,并指出哪个EDA工具可支持NativeLink®。
NativeLink技术在QuartusII软件和其它EDA工具之间无缝地传送信息,并允许在QuartusII软件中自动运行EDA工具。
凍鈹鋨劳臘锴痫婦胫籴。
功能
支持的EDA工具
Nativelink
(支持)
综合
MentorGraphicsDesignArchitec
MentorGraphicsLeonardoSpectrum
√
MentorGraphicsPrecisionRTLSynthesis
√
MentorGraphicsViewDraw
SynopsysDesignCompiler
SynopsysFPGAExpress
SynopsysFPGACompilerII
√
SynplicitySynplify
√
SynplicitySynplifyPro
仿真
CadenceNC-Verilog
√
CadenceNC-VHDL
√
CadenceVerilog-XL
ModelTechnology™ModelSim®
√
ModelTechnologyModelSim-Altera
√
SynopsysScirocco
√
SynopsysVSS
SynopsysVCS
时序分析
MentorGraphicsBlast(通过标签)
MentorGraphicsTau(通过标签)
SynopsysPrimeTime
√
板级验证
Hyperlynx(通过SignalIntegrityIBIS)
XTK(通过SignalIntegrityIBIS)
ICX(通过SignalIntegrityIBIS)
SpectraQuest(通过SignalIntegrityIBIS)
MentorGraphicsSymbolGeneration(Viewdraw)
形式验证
VerplexConformalLEC
再综合
AplusDesignTechnologies(ADT)PALACE
√
SynplicityAmplify
表1QuartusII软件支持的EDA工具
◆设计与结构无关:
QUARTUSⅡ支持Cyclone™ II、Cyclone、MAX® II、 Stratix® II、Stratix、Excalibur™、APEX™ II、APEX 20KE、FLEX® 10KE、FLEX 10KA、FLEX 10K®、ACEX® 1K、FLEX 6000、MAX 7000B、MAX 7000AE、MAX 7000S和MAX 3000A等系列可编程逻辑器件,门数为6000~250000门,提供了业界真正与结构无关的可编程逻辑设计环境。
QUARTUSⅡ的编译器还提供了强大的逻辑综合与优化功能以减轻用户的设计负担。
恥諤銪灭萦欢煬鞏鹜錦。
◆可在多种平台运行:
QUARTUSⅡ软件可在基于PC机的WindowsNT4.0、Windows98、Windows2000操作系统下运行,也可在SunSPARCstations、HP9000Series700/800、IBMRISCSystem/6000等工作站上运行。
鯊腎鑰诎褳鉀沩懼統庫。
◆完全集成化:
QUARTUSⅡ软件的设计输入、处理、校验功能完全集成于可编程逻辑开发工具内,从而可以更快地进行调试,缩短开发周期。
硕癘鄴颃诌攆檸攜驤蔹。
◆模块化工具:
设计者可以从各种设计输入、编辑、校验及器件编程工具中做出选择,形成用户风格的开发环境,必要时还可在保留原始功能的基础上添加新的功能。
由于QUARTUSⅡ支持多种器件系列,设计者无需学习新的开发工具即可对新结构的器件进行开发。
阌擻輳嬪諫迁择楨秘騖。
◆支持硬件描述语言(HDL):
QUARTUSⅡ软件支持多种HDL的设计输入,包括标准的VHDL、VerilogHDL及Altera公司自己开发的硬件描述语言AHDL。
氬嚕躑竄贸恳彈瀘颔澩。
◆MegaCore功能:
MegaCore是经过预先校验的为实现复杂的系统级功能而提供的HDL网表文件。
它为ACEX1K、MAX7000、MAX9000、FLEX6000、FLEX8000和FLEX10K系列器件提供了最优化设计。
用户可从Altera公司购买这些MegaCore,使用它们可以减轻设计任务,使设计者能将更多的时间和精力投入到改进设计和最终产品上去。
釷鹆資贏車贖孙滅獅赘。
◆ OpenCore特点:
QUARTUSⅡ软件具有开放性内核的特点,OpenCore可供设计者在购买产品前来对自己的设计进行评估。
怂阐譜鯪迳導嘯畫長凉。
同时,QUARTUSⅡ还有多种设计输入方法,主要包括:
◆ 图形设计输入:
QUARTUSⅡ的图形设计输入是较其他软件更容易使用的特点,因为QUARTUSⅡ提供了丰富的库单元供设计者调用,尤其是在maxplus2库里几乎包含了所有的74系列的器件。
因此只要具有数字电路的知识,几乎不需要过多的学习就可以利用QUARTUSⅡ进行CPLD/FPGA的设计。
谚辞調担鈧谄动禪泻類。
◆ 文本编辑输入:
QUARTUSⅡ的文本输入和编译系统支持AHDL语言、VHDL语言、VERILOG语言三种输入方式嘰觐詿缧铴嗫偽純铪锩。
◆ 波形输入方式:
如果知道输入、输出波形,也可以采用波形输入方式。
◆ 混合输入方式:
QUARTUSⅡ设计开发环境,可以进行图形设计输入、文本编辑输入、波形编辑输入混合编辑。
具体操作方法是:
在图形编辑、波形编辑时形成模块,在文本编辑时通过include“模块名.inc”或者采用Function(…..)Return(….)的方式进行调用。
同样,文本编辑输入形成的模块,也可以在图形编辑时调用,AHDL语言编译的结果可以在VHDL语言下使用,VHDL语言编译的结果也可以在AHDL语言或图形输入时使用。
这样灵活多变的输入方式,给设计使用者带来了极大的方便。
熒绐譏钲鏌觶鷹緇機库。
1.3课题设计目标
本实验设计一个以功能强大的EDA工具和硬件描述语言的音乐播放器。
该设计的关键在于组成乐曲的每个音符的发声频率值及其持续的时间的调控。
首先设置乐曲的播放功能,明确乐谱输出的音名与对应频率的关系,并以音符的持续时间须根据乐曲的速度及每个音符的节拍数实现制作简易电子琴。
实现电子琴功能,播放《梁祝》音乐。
鶼渍螻偉阅劍鲰腎邏蘞。
2.系统总体方案设计
本文按照EDA开发流程,采用VHDL硬件描述语言开发,将乐曲硬件演奏电路设计进行模块化分解,层次化设计,分成几个单独的结构体,每个结构体实现部分功能,最后,经顶层文件将各单独结构体进行综合,实现乐曲硬件演奏。
纣忧蔣氳頑莶驅藥悯骛。
主要工作:
根据硬件演奏电路的功能进行全局分析,采用自上至下的设计方法,从系统总体要求出发,逐步将设计内容细化,最后完成系统结构的整体设计。
将功能分成两部分,功能一:
实现预先设置乐曲的播放功能;功能二:
实现乐曲按键输入,实现简易电子琴功能。
颖刍莖蛺饽亿顿裊赔泷。
实现功能一:
乐曲播放,需要完成以下设计:
◆预置乐曲,本文选取了《梁祝》的一段作预置,作预置时,需要将乐曲音符转换成相应的代码,通过计算逐一将音符转换成代码,通过EDA开发平台quartusii6.0进行乐曲定制;濫驂膽閉驟羥闈詔寢賻。
◆为了提供乐曲发音所需要的发音频率,编写数控分频器程序,对单一输入高频,进行预置数分频,生成每个音符发音的相应频率;銚銻縵哜鳗鸿锓謎諏涼。
◆为了给分频提供预置数,需要计算分频预置数;
◆对每部分结构单元逐一进行编译,生成相应的元器件符号,并对独立结构单元功能进行仿真;
实现功能二:
按键输入简易电子琴,需要完成以下设计;
◆同样利用数控分频原理,通过公式预先计算分频预置数;
◆编写简易电子琴源程序VHDL文件;
启动quartusii6.0全程编译,生成具体输入,输出端口的图形文件。
启动全程功能仿真,生成仿真波形文件。
生成下载文件,在EPM7128实验开发板上利用Altera公司的EPM7128—SLC84—10芯片进行功能验证。
挤貼綬电麥结鈺贖哓类。
2.1设计方案论述
2.1.1系统原理
传统数字逻辑设计方法相比,本设计借助于功能强大的EDA工具和硬件描述语言来完成,如果只以纯硬件的方法完成乐曲演奏电路的设计,将是难以实现的。
本设计采用了《梁祝》(图3-1)的一部分来曲子来完成。
赔荊紳谘侖驟辽輩袜錈。
为了便于理解,首先介绍一下硬件电路的发声原理。
我们知道,声音的频谱范围约在几十到几千赫兹,若能利用程序来控制FPGA某个引脚输出一定频率的矩形波,接上扬声器就能发出相应频率的声音。
而乐曲中的每一音符对应着一个确定的频率,因此,要想FPGA发出不用音符的音调,实际上只要控制它输出相应音符的频率即可(音符和频率的关系见表3-1)。
乐曲都是由一连串的音符组成,因此按照乐曲的乐谱依次输出这些音符所对应的频率,就可以在扬声器上连续地发出各个音符的音调。
而要准确地演奏出一首乐曲,仅仅让扬
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 音乐 播放 方案设计 18692