高速电路信号完整性分析与方案设计书十.docx
- 文档编号:30818328
- 上传时间:2024-01-30
- 格式:DOCX
- 页数:55
- 大小:743.62KB
高速电路信号完整性分析与方案设计书十.docx
《高速电路信号完整性分析与方案设计书十.docx》由会员分享,可在线阅读,更多相关《高速电路信号完整性分析与方案设计书十.docx(55页珍藏版)》请在冰豆网上搜索。
高速电路信号完整性分析与方案设计书十
第十章信号完整性仿真分析模型
仿真设计可行性和有效性取决于模型的建立,本章在介绍SPICE仿真模型基本原理及其存在的主要问题的基础上,重点介绍IBIS模型原理和应用。
10.1SPICE仿真模型原理与使用
10.1.1SPICE模型概述
Spice(SimulationProgramwithintegratedCircutiEmphasis)是一种通用电路分析程序,能够分析和模拟一般条件下的各种电路特性。
矚慫润厲钐瘗睞枥庑赖。
Spice的发展已有30多年的历史。
20世纪60年代中期,IBM公司开发了ECAP程序。
以此为起点,美国加州伯克利大学分校于60年代末开发了CANCER电路分析程序,并在此基础上,于1972年推出了Spice程序。
1975年后,伯克利大学又相继推出了升级版。
Spice源程序是开放的,能够迅速的进行扩展和改进,使得它的电路分析功能不断扩充,算法不断完善,元器件和模型不断增加和更新,分析精度和运行时间也得到有效的改善,因而成为工业和科研上电路模拟的标准工具。
聞創沟燴鐺險爱氇谴净。
Pspice是Spice家族的一员,其主要算法与Spice相同。
它是美国Microsim公司于1984年推出的。
随着版本的升级,Pspice的功能不断完善,具有高超的电路仿真能力。
残骛楼諍锩瀨濟溆塹籟。
10.1.2SPICE的功能和特点
Spice程序能够代替面包板、示波器等整个电子实验室的功能,对复杂的电路与系统进行分析,这主要是由于Spice程序含有高精度的元器件模型。
获取准确的器件模型参数对于电路分析和设计人员来说是非常重要的(但又是困难的)。
Spice程序具有庞大的器件库。
其中包括:
酽锕极額閉镇桧猪訣锥。
(1)无源器件模型,如电阻,电容,电感,传输线等等;
(2)半导体器件模型,如二极管,三极管,结型场效应管,MOS场效应管等;
(3)各种电源,包括线性和非线性的受控源,如独立电压源、电流源,受控电压源、电流源等;
(4)A/D,D/A转换接口电路以及数字电路器件库。
应用Spice程序,可以建立许多宏模型电路,这使得运算放大器、电压比较器等电路功能的模拟成为可能。
应用Spice程序还可以进行多种电路分析,这些分析包括:
彈贸摄尔霁毙攬砖卤庑。
●非线性直流分析(.DC),计算电路的直流工作点;
●线性小信号分析(.AC),分析电路的频率响应;
●瞬态分析(.TRAN),确定电路的时域响应;
●小信号电路直流传输特性分析(.TF);
●直流灵敏度分析(.SENSS);
●噪声分析(.NOISE),计算特定输出和输入节点的等效输出、输入噪声;
●输出变量的付里叶分析(.FOUR)(与瞬态分析同时完成);
●温度分析(.TEMP);
●数字电路分析,包括电路的逻辑运算和延迟时间的计算;
●A/D,D/A转换电路的分析;
Pspice程序与Spice程序和其他微机运行的Spice引伸版本相比,有以下特点:
(1)提高了器件模型精度,增加了模型和器件的种类。
(2)具有激励信号波形编辑功能,可以将需要的激励信号波形编辑成以时间,频率等参数为变量的图形,以便进行电路分析。
謀荞抟箧飆鐸怼类蒋薔。
(3)可输出曲线后外理程序(.Probe)。
Probe可以协助用户快确地观察电路特性,并具有软件测量功能。
Probe可以测量各种各样的基本电路特性和衍生的电路特性数据。
利用曲线显示技术,Pspice可以得到任意电路节点和支路的电压、电流波形;可以显示出一些由记录数据所衍生出来的波形数据,如波特图、相位边界、迟滞图、上升时间等;可以定义多重窗口,在不同窗口显示不同信息,以利于电路特性比较,使用户能够轻松地出电路是否合乎要求。
厦礴恳蹒骈時盡继價骚。
(4)可进行数字模拟和数模混合模拟。
Spice程序没有数字模拟功能,而Pspice有数模接口的IO电路,可以进行数模、模数信号转换,以及数字电路和数模混合电路的分析。
茕桢广鳓鯡选块网羈泪。
(5)具有元件库扩展功能。
尽管OrcadPspiceA/D已经建立了许多常用的电子元件模型,但是随着制版技术的进步和新的电子元件不断问世,可能会遇到元件库内没有的元件,这时用户可以用元件编辑程序新建或修改元件的特性,造出合乎要求的新元件模型。
Parts软件具有参数提取功能,能通过用户提供的简单测量数据,生成适用于电路模拟的模型、参数和特性曲线。
所生成的Pspice格式的模型,既适用于建库,也可直接进行电路分析。
鹅娅尽損鹌惨歷茏鴛賴。
(6)模块化和层次化设计。
随着电路的日益庞大、复杂,电路设计的方法也趋于模块化和层次化。
根据电路的特性和复杂程度,将整体电路切割成多个子电路,先绘制和模拟每一个子电路,待相关的子电路模拟全部完成后,再将它们组合起来进行仿真,最后完成整体电路。
OrcadPspiceA/D具有协助模块化和层次化设计所需的功能。
籟丛妈羥为贍偾蛏练淨。
(7)良好的人机界面和控制方式。
Pspice有DOS和WINDOWS两种版本,都以下拉式菜单的方式操作,对建立输入文件、结果显示、出错提示、信息查询、状态设置、参数修改以及文件存取等提供了方便的工具,在电路模拟和文件建立等过程中,都有在线提示,初学者使用起来也很方便。
預頌圣鉉儐歲龈讶骅籴。
10.1.3SPICE模型的建模方法和缺点
通常我们使用的器件有两种,一种是分立元器件,一种是芯片。
根据器件的种类采取两种电路建模方法。
(1)基本器件模型。
例如:
电阻、电容、电感、普通三极管等,这些是构成一个电路的最基本的单元。
通常采用物理法来建模,即以描述器件的物理性能的方程为出发点来建立器件的模型。
同样一个器件不同工作频率下的模型是不同的。
渗釤呛俨匀谔鱉调硯錦。
(2)芯片子电路器件模型。
这一类模型是应用极为广泛的一种模型。
现在电路设计的集成度越来越高,芯片的应用是越来越广泛,因此必须要建立起芯片级的SPICE模型。
芯片通常都是由一些基本的元件组成,把各个基本单元元件及其连接关系以网表的形式做成子电路,供其他的电路调用,就构成了一个芯片的子电路模型。
通常采用黑箱(Blackbox)法来建模,即是把器件看作黑箱,着眼于端口的工作特性,用它构成模型。
铙誅卧泻噦圣骋贶頂廡。
这两种方法特点见表10-1。
实际上,在实行模型化时,是将两种方法混合运用。
表10-1两种建模方法的比较
物理法
黑箱法
1.不了解器件内部物理结构、性能无法实行模型化。
1.不了解器件内部物理结构、性能时,可依端口特性实行模型化。
2.各个参数与物理结构性能有密切关系。
2.各个参数与端口参数有密切关系。
3.参数值的计算方法和测量较为繁琐。
3.参数值几乎可直接机械测得,精度受限。
4.分析结果精度可能很高。
4.分析结果可靠。
为了更好的对印刷电路板进行信号完整性的分析,硬件设计师通常需要利用I/O模型来仿真设计的模型。
SPICE模型作为电路级模型能够提供精确的仿真结果,但是SPICE模型却并不适合于板级仿真的需求,这是因为:
擁締凤袜备訊顎轮烂蔷。
1、用SPICE模型作小规模的电路(几十到几百个元件)的仿真尚是可以考虑的,如果用来作板级仿真,从时间上来说是无法承受的;贓熱俣阃歲匱阊邺镓騷。
2、由于SPICE模型需要详细的芯片内部的设计信息,所以出于可以理解的原因,半导体生产厂家不愿意提供芯片的SPICE仿真模型;坛摶乡囂忏蒌鍥铃氈淚。
3、不同SPICE仿真器之间的相互不兼容性,SPICE模型格式缺乏共同的标准规范,以及用SPICE模型进行仿真时的收敛性问题也使得SPICE模型不适合用于作板级仿真。
蜡變黲癟報伥铉锚鈰赘。
10.2IBIS仿真模型原理与使用
正是由于上一小节Spice模型的这些不足之处,促使了IBIS的产生。
本章从这一节开始从整体上介绍IBIS模型,使读者能够对IBIS模型结构、建模方法和IBIS模型的使用有一定的认识和了解。
買鲷鴯譖昙膚遙闫撷凄。
10.2.1IBIS模型概述
IBIS规范最初由一个被称为IBIS开放论坛的工业组织编写,这个组织是由一些EDA厂商、计算机制造商、半导体厂商和大学组成的IBIS的全称是Input/OutputBufferInformationSpecification(输入/输出缓冲信息规范)。
它是为适应板级仿真和系统级仿真的需求最早由Intel提出的一种行为级的模型标准,所谓行为级模型即不是从器件内部的具体结构和物理机理考虑建模问题,而是从电路外部在一定条件下测得的直流伏安和瞬态特性的数据表格,建立I/O缓冲器对外接布线网的时域宏模型,以便适应系统中信号完整性分析。
綾镝鯛駕櫬鹕踪韦辚糴。
IBIS模型具有以下的优点:
第一,IBIS模型是行为级的模型,能够在板级仿真中提供可以忍受的速度,据实验对比表明用IBIS模型进行仿真要比用SPICE模型进行仿真快25倍,而且用IBIS模型进行仿真没有收敛性问题;驅踬髏彦浃绥譎饴憂锦。
第二,IBIS模型是基于电流/电压和电压/时间的查找表的,该数据表格由SPICE模型仿真得到或从芯片外部进行测试得到。
因为其V/I/C关系仅仅反映的是整个缓冲器的外部节点信息,不涉及详细电路设计内容,因此对电路设计者来说没有用,但对于系统级互连设计者来说却非常理想,行为级的器件模型不泄露任何有关设计技术和底层布线过程的敏感信息,从而保护了研发者及经销商的知识产权;猫虿驢绘燈鮒诛髅貺庑。
第三,有专门的组织从事IBIS模型格式的标准化方面的工作,这样IBIS模型很容易得到半导体供应商、仿真器供应商、用户等各个方面的共同认可。
锹籁饗迳琐筆襖鸥娅薔。
所有这些就决定了IBIS模型必然成为标准的用于板级仿真乃至系统级仿真的标准模型。
IBIS的版本发布情况为:
1993年4月第一次推出Version1.0版,同年6月经修改后发布了Version1.1版,1994年6月在SanDiego通过了Version2.0版,同年12月升级为Version2.1版,1995年12月其Version2.1版成为ANSI/EIA-656标准,1997年6月发布了Version3.0版,同年9月被接纳为IEC62012-1标准,1998年升级为Version3.1版,1999年1月发布Version3.2版,2004发布Version4.1版本,2006年推出了当前最新的版本Version4.2版本。
構氽頑黉碩饨荠龈话骛。
10.2.2IBIS模型的结构
IBIS是经过电子工业协会EIA批准的一项标准(ANSI/EIA-656)。
一个IBIS行为模型包含以ASCⅡ格式给出的器件的I-V和V-T数据。
这些数据由符合IBIS语法标准的关键词给出,这些关键词可用于描述工作状态下的器件的模拟行为。
但是IBIS实际上不是一个模型,仿真器结合它提供的数据在基于某种算法来建立一个器件的行为模型。
一个IBIS行为模型在某种程度上是以“IBIS文件”或“IBIS数据手册”为参考的。
輒峄陽檉簖疖網儂號泶。
图10-1IBIS的模型框图
IBIS模型是以元件为中心的,也就是说,一个IBIS文件允许模拟整个元件,而不仅仅是一个特定的输入、输出或I/O缓冲器。
因而,除了器件缓冲器的电学特性参数以外,IBIS文件还包括器件的管脚信息以及器件封装的电学参数。
一个完整的I/O端口的IBIS行为模型由图10-1所示。
图的左边是对应于输入管脚,右边是输出管脚。
IBIS模型的管脚模型是由关键词:
[电源钳位]([PowerClamp])、[地钳位]([GNDClamp])、[上拉]([Pullup])、[下拉]([Pulldown])、输入或输出端电容(C_comp)、[开关][Ramp]以及[封管寄生参数][Package]来描述。
其中,[地钳位]、[电源钳位]和[封装寄生参数]是输入和输出模型所共有的,对输出模型还有[开关]、[上拉]、[下拉]关键词。
这些关键词都是具体的参数来表征的。
尧侧閆繭絳闕绚勵蜆贅。
图10-2输出缓冲器的IBIS模型
图10-2是与图10-1所示的行为模型相对应的IBIS参数模型。
图中模块1和模块2表现了标准输出缓冲器的上拉和下拉晶体管,用[Pullup]和[Pulldown]I/V数据表来描述缓冲单元被驱向低电平或高电平时的伏安特性。
模块3中的代表电源和地箝位保护电路,由[GNDClamp]和[POWERClamp]I/V表格代表ESD和箝位二极管的伏/安特性。
模块4表示输出从一个逻辑状态转换到另一个逻辑状态,用[Ramp]中电压对时间的微分dv/dt来描述某一特定负载阻抗下输出波形的上升沿和下降沿。
模块5代表硅片本身固有的寄生电容、封装的寄生参数特性,封装特性用R/L/C_pkg(R_L_C_pkg)参数来描述,事实上这一参数只是一个粗略的模型参数,可以用精确的参数(R/L/C_pkg或者封装模型中的RLGC矩阵)来取代这一参数。
这里没有与C_comp相对应的R_comp,是因为硅片本身的寄生电阻的影响已经包含在上、下拉电路和钳位保护电路的V/I特性中了。
对输入结构模型而言,由于没有上拉和下拉结构,所以只包含模块3和5,即如图10-3所示。
识饒鎂錕缢灩筧嚌俨淒。
图10-3输入缓冲器的IBIS模型
一个基本的IBIS模型特性可由下列信息表示:
(1)当输出为逻辑低电平时的I/V曲线,即下拉曲线。
(2)当输出为逻辑高电平时的I/V曲线,即上拉曲线。
(3)当输出电平低于地和高于电源VCC时输出I/V特性曲线,即电源箝位和地箝位
线。
(4)输出逻辑状态的变换特性,即上升和下降曲线。
(5)缓冲器的输出电容,即C_comp。
10.2.3IBIS模型语法
IBIS语法规则的定义必须符合以下几个要求:
•除了保留词和关键词外,IBIS文件是区分大小写的,文件名必须小写,小于8位,且符合DOS文件命名规则。
凍鈹鋨劳臘锴痫婦胫籴。
•保留词:
POWER、GND、NC、NA。
•IBIS文件每行不能超过80个字符。
•关键词要写入[]中,而且必须从每行的第一列开始。
•规定电流流进元器件的方向为电流的正方向。
IBIS模型语法规则主要由IBIS文件头信息部分、器件描述部分、模型描述部分、封装描述部分等组成。
下面就器件描述部分、模型描述等方面一一进行介绍。
恥諤銪灭萦欢煬鞏鹜錦。
10.2.3.1IBIS开头信息
在进行IBIS模型描述之前时,必须对文件的基本信息有一定的描述,例如:
一些关于版本日期和版本的信息,即描述文件的开头信息。
鯊腎鑰诎褳鉀沩懼統庫。
[IBISVer]:
IBIS模型的版本。
[CommentChar]:
定义新的注释符。
[FileName]:
文件名。
[FileRev]:
文件修订版本
[Date]:
最新的修订日期
[Source]:
信息来源
10.2.3.2IBIS器件描述
IBIS文件中包含对于构成模型的基本器件的描述。
对器件描述时应给出所有管脚号(一般只描述一些重要的管脚号,不重要的可以忽略)、信号名、模型名以及管脚的寄生参数。
硕癘鄴颃诌攆檸攜驤蔹。
[Component]SXA_EX
器件管脚的缺省封装参数
[Manufacturer]ActelCorporation
[Package]
|VQFP
|variabletypminmax
R_pkg120m112m128m
L_pkg4.08nH3.69nH4.47nH
C_pkg0.37pF0.35pF0.40pF
|
[Pin]signal_namemodel_nameR_pinL_pinC_pin阌擻輳嬪諫迁择楨秘騖。
1TTL3HTTL3H
2PCI5HPCI5H
3TTL5HTTL5H
4PCI3HPCI3H
5TTL3LTTL3L
|
[PinMapping]pulldown_refpullup_refgnd_clamp_refpower_clamp_ref氬嚕躑竄贸恳彈瀘颔澩。
|
1GNDVCCIX
2GNDVCCIX
3GNDVCCIX
4GNDVCCIX
5GNDVCCIX
GNDIGNDNC
VCCINCVCCIX
|
[Package]描叙器件管脚的缺省封装参数,可以全局指定所有管脚到半导体芯片连接的封装寄生参数。
如果[Pin]中的R_pin、C_pin、L_pin没有特定给出时,R_pkg,L_pkg,C_pkg将全局指定所有管脚到半导体芯片连接的封装寄生参数。
釷鹆資贏車贖孙滅獅赘。
[PinMapping]:
描述给定的驱动器、接收器或终端与电源、地总线的连接关系。
pulldown_ref:
指明与该管脚相连的地总线怂阐譜鯪迳導嘯畫長凉。
pullup_ref:
指明与该管脚相连的电源总线
gnd_clamp_ref,power_clamp_ref:
描述的是不同于先前的电源或地总线连接方式
对于差分模型的管脚:
[Diff_Pin]inv_pinvdifftdelay_typtdelay_mintdelay_max谚辞調担鈧谄动禪泻類。
230.0050NANA嘰觐詿缧铴嗫偽純铪锩。
111000NANA熒绐譏钲鏌觶鷹緇機库。
Vdiff:
描述(的)输入或三态状况下的差分阈值电压,对于输出,差分阈值电压为0。
差分阈值电压将取代Vinh和Vinl。
如果差分管脚没有定义Vdiff,只在[model]中定义了Vinh,则Vdiff为缺省值200mV鶼渍螻偉阅劍鲰腎邏蘞。
tdelay_typ,tdelay_min,tdelay_max:
描述的是反向管脚相对同向管脚的延时。
该值可以为任何极性。
纣忧蔣氳頑莶驅藥悯骛。
10.2.3.3模型描述
1、输入模型
输入模型可以被看为接收器的输入、受控输入或驱动输入。
当用IBIS文件进行输入到输出的仿真时,输出模型作为设备的驱动器同时输入模型作为设备的接收器。
颖刍莖蛺饽亿顿裊赔泷。
IBIS规范用下列的一些关键词来定义输入模型结构。
下列的关键词属于IBIS规范3.2版本。
[Model]:
输入模型的名称。
[Model_type]:
模型的类别(例如:
输入、输出等等)
[Vinh]:
最小的接收器输入阈值电压。
接收器的阈值电压Vinh来自于数据手册。
对于差分输入,在[PinMapping]中定义的Vdiff参数将重设Vinh的值。
濫驂膽閉驟羥闈詔寢賻。
[Vinl]:
最大的接收器阈值电压。
接收器的阈值电压Vinl来自于数据手册。
对于差分输入,在[PinMapping]中定义的Vdiff参数将重设Vinl的值。
銚銻縵哜鳗鸿锓謎諏涼。
[C_comp]:
输入的芯片电容。
它包括晶体管和电路元件的寄生电容,敷金属的电容和焊盘电容,不包括封装电容。
挤貼綬电麥结鈺贖哓类。
[TemperatureRange]:
器件特定的工作温度。
[VoltageRange]:
器件指定的供应电压。
[GNDClampReference]:
关于地箝位电路的参考电压,在大多情况下,参考的电压为地。
但是在某些情况下它将不同于地,如果地箝位的参考电压没有定义则地为默认的参考电压。
赔荊紳谘侖驟辽輩袜錈。
[GNDClamp]:
地箝位电路的I/V特性。
数据是以地箝位的参考电压为参考的。
这些数据是通过Vtable=Vin-[GroundClampReferenceVoltage]取得的。
数据范围在-Vcc-Vcc,二极管的曲线在-VCC到0这个范围内为一段斜线,0到VCC之间二极管处于正常的工作区域。
塤礙籟馐决穩賽釙冊庫。
[PowerClampReference]:
电源箝位电路的参考电压。
在大多数情况下,参考电压为供应电压,但是在某些情况下它将不同于Vcc或指定的供应电压。
如果箝位参考电压没有指定则参考电压默认为指定的供应电压。
裊樣祕廬廂颤谚鍘羋蔺。
[PowerClamp]:
电源箝位电路的I/V特性。
数据是以电源箝位的参考电压为参考的。
IBIS文件中数据是通过Vtable=[PowerClampReferenceVoltage]-Vin。
电源箝位数据的范围为Vcc到2Vcc。
电源箝位二极管的曲线在VCC到2VCC范围内为一段斜线。
正常工作下的电源箝位不包括0到Vcc范围内的数据,因为地箝位数据已经包括了这些数据。
如果电源箝位也包含这个范围内的数据,则在正常工作范围内仿真器将对这些数据重复计算。
仓嫗盤紲嘱珑詁鍬齊驁。
电源和地箝位曲线定义了输入模型的ESD结构。
当输入在GND和VCC之间时,电路处于正常的工作状态。
当电压大大的高于提供的VCC和低于GND时,其中的一个二极管打开用于阻止输入电路中出现过度的电压。
对于典型的输入结构,电源箝位二极管在输入电压大于VCC+0.7V的部分将会是一段斜线,地箝位曲线二极管当输入电压低于-0.7V的部分也将是一条斜线。
绽萬璉轆娛閬蛏鬮绾瀧。
下面是一个IBISLVDS输入模型的例子:
输入的阈值电压,在输入模型中必须包含。
[Model]LVDS_INPUT
Model_typeInput
Vinh=1.30|Vth
Vinl=1.10|Vtl
|
|TYPMINMAX
C_comp3p2.8p3.2p
|TYPMINMAX
[TemperatureRange]2585-40
|TYPMINMAX
地箝位
[VoltageRange]2.52.3752.625
|
[GNDClamp]
|VtableI(typ)I(min)I(max)
|
-2.50E+00-5.70E-01-5.32E-01-6.12E-01
…
…
电源箝位
2.45E+007.30E-077.43E-077.18E-07
|
[POWERClamp]
|VtableI(typ)I(min)I(max)
0.00E+004.11E-105.49E-101.85E-10
…
…
-2.48E+003.19E-092.34E-092.40E-09
|
|EndLVDS_INPUT
2、三态输出模型
IBIS规范使用关键词来定义输出模型结构的电路元器件。
下列的关键词是IBIS规范3.2版本在描述输出模型时所用的关键词:
骁顾燁鶚巯瀆蕪領鲡赙。
[Model]:
输出模型的名称
[Model_type]:
模型的类别
[Enable]:
高电平有效或低电平有效
[Polarity]:
同向或相对的反向管脚。
对于一对差分管脚当一个管脚为同向时,另一个则相对的为反向管脚。
瑣钋濺暧惲锟缟馭篩凉。
Vref:
参考的基准电压
Vref/Rref/Cref:
进行时序分析时测试负载电路的参考值,一般会在数据手册中给定。
C_comp:
输出结电容。
它包含晶体管和电路的寄生电容,敷金属电容和焊盘电容,不包含封装电容。
[TemperatureRange]:
指定(的)器件工作的温度范围。
[VoltageRange]:
器件指定的供应电源(VCC)。
[GNDClampReference]:
地箝位电路的参考电压。
在大多数情况下以地为参考。
但是在某种特定的情况可能不以地为参考,如果没有给出此项则默认以地为参考。
鎦诗涇艳损楼紲鯗餳類。
[GNDClamp]:
地箝位电路的I/V特性。
数据是以地箝位的参考电压为参考的。
这些数据是通过Vtable=Vi
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 高速 电路 信号 完整性 分析 方案设计