基于CPLD与DDS的多模信号发生器研究与设计.docx
- 文档编号:30394628
- 上传时间:2023-08-14
- 格式:DOCX
- 页数:80
- 大小:2.61MB
基于CPLD与DDS的多模信号发生器研究与设计.docx
《基于CPLD与DDS的多模信号发生器研究与设计.docx》由会员分享,可在线阅读,更多相关《基于CPLD与DDS的多模信号发生器研究与设计.docx(80页珍藏版)》请在冰豆网上搜索。
基于CPLD与DDS的多模信号发生器研究与设计
分类号:
TP391.41单位代码:
10110
学号:
S20070694
中北大学
硕士学位论文
基于CPLD与DDS的多模信号发生器研究与设计
硕士研究生刘哲
指导教师韩焱(教授)
学科专业通信与信息系统
2010年4月28日
基于CPLD与DDS技术的多模信号发生器研究与设计
摘要
在现代军事通信与探测技术中,为了提高主动式无线探测系统的抗干扰能力,需要在系统发射端提供各种模式信号。
现阶段对于信号的抗干扰研究大多数集中在对信号频率的研究,包括跳频、扩频信号,或是在信号编码时提高信号承载内容的复杂程度,增强为随机信号的应用等方面。
但是利用信号调制模式的改变来设计信号发生器,从而增强信号抗干扰能力的设备还很少涉及。
本文在此基础上利用直接数字频率合成技术,在软件无线电思想的指导下,通过使用先进的CPLD控制技术,FLASH数据存储技术相结合,设计了一种在时间连续的条件下,按设计任意改变输出信号调制模式的多模信号发生器。
本系统主要由CPLD控制系统,DDS信号发生系统和FLASH存储系统三部分组成。
论文首先介绍了多模信号发生器的工作原理与系统构成。
其中包括DDS工作原理、多模信号切换实现方法,系统的硬件设计选择和系统整体框架结构设计。
第三章以系统的硬件设计为主,包括DDS发生系统的芯片选择与功能实现、CPLD器件的分析与硬件设计、FLASH芯片的选型与接口规划,同时利用VHDL语言开发了时序控制电路并设计了相关系统的外围电路与信号输出后的滤波器设计。
第四章以系统软件流程图为基础,将软件设计从实现功能上分为三个部分,包括UFM存储的软件设计、FLASH存储的软件设计和实现信号产生的软件设计。
随后介绍了信号控制字与模式控制字的设计原则,设计了系统生成CHIRP信号、BPSK信号、FSK信号和4级M序列伪随机信号的软件流程。
最后完成了系统的多模信号切换机制的软件设计。
在完成了软、硬件设计的基础上,本文在第五章进行了硬件调试试验和软件的数据分析,并对系统进行了总结。
通过本系统从思想、理论出发到信号发生器的设计完成、基本功能的实现,提出了一种提高通信过程中抗干扰能力的创新型解决方法。
系统的完成不但可以广泛应用于现有的无线探测、通信设备,而且为在实验室条件下信号的设计发生与研究,提供实际的参考价值。
关键词:
无源定位,到达时差,定位算法,BP神经网络,RBF神经网络
第一章绪论
1.1研究背景与意义
随着当今社会信息化,电子化的快速发展,无线通信技术越来越受到世界的关注。
特别是在军事现代化技术逐渐成熟的今天,军事通信与测量作为保证现代化作战的主要方式,如果军事无线通信设备或无线控制设备没有必要的抗干扰措施,在现代化战争的大规模对抗环境下,就会出现通信中断,控制失灵,从而陷入被动挨打的局面。
为了保证正常可靠的通信或系统控制,需要加大研究、创新各种通信理论并实现各种新型的通信设备的应用。
在通信设备的研制中,信号源或信号发生设备是整个通信系统的基础。
因此对于信号的建设就显得尤为重要,频率合成技术是产生信号源的最理想的方法,特别是数字化处理水平的提高,软件无线电思想的建立,让基于数字频率合成技术的信号源设备的产生成为了现实。
在信号发生设备建立后,在信号传输过程中必然会受到多种形式的电子干扰,特别是在军用领域这种干扰更加突出,为了能够提高系统的抗干扰能力,在信号源使用各种手段加强信号安全性,提高抗干扰能力就成为了一种解决方案。
常用的信号源设备在信号建设方面使用两种技术来防止大多数人为干扰,一种是通过对频率的控制包括各种扩频、跳频通信系统来实现,另一种是通过对系统的信号源采用伪随机编码来保证输出的信号难以解密来实现。
但是通过改变输出信号的调制模式来设计的信号发生器,增强信号抗干扰能力的设备还很少涉及。
为此本文以此为出发点,设计了一种基于DDS(直接数字频率合成)技术的多模信号发生器,该信号发生器不同于以往的设备,是以控制变换信号调制模式为前提,在信号发生时采用不同时间使用不同调制模式信号输出,从而降低系统的信号人为干扰,提高系统的保密性与稳定性,同时可以将信号编码与信号发生复用,作为信号调制设备使用。
多模信号发生器的设计为提高通信过程中信号抗干扰能力的研究提出了一种创新型解决方法。
1.2发展现状与未来趋势
频率合成技术作为现在广泛使用的一种频率输出技术,不管是普通电子设备的制造还是最尖端的科学仪器,大多的功能实现都是直接依赖于基于频率合成器以及相关产品,因此频率合成器常被人们誉为电子系统的“心脏”,而频率合成理论也因此在二十一世纪得到了飞跃的发展。
早期的频率合成技术是把一个或多个已知模拟频率源通过倍频、分频、混频等模拟电路的调理与运算实现需求频率的产生,然后选用窄带滤波器的进行滤波得到输出。
由于这种技术是直接在物理电路上出发,通过对频率进行各种电路运算,所以被称为直接频率合成技术。
在二十世纪五十年代,由于反馈理论的发展和模拟锁相技术的出现,出现了频率的间接合成技术。
这种技术以一个或几个参考频率源为基础,通过谐波发生器的混频、分频产生出多个频率,随后通过频率之间的重新组合利用锁相环把输出频率锁定在频率值上,由压控振荡器间接产生所需频率。
这个技术被称为间接频率合成技术或锁相式频率合成技术,至今,通过这种原理设计出的各种频率合成设备依旧占有着大部分市场,是使用最广泛的一种频率合成技术。
随着电子技术数字化概念的出现与发展,在1971年美国学者J.Tierney,C.M.Rader和B.Gold三位科学家发表了关于数字化频率合成的一篇研究性文章,文中第一次提出了DDS(Directdigitalfrequencysynthesis,直接数字频率合成)的概念,DDS从相位的概念出发进,采用信号数据存储技术,具有精确的相位、极高的频率分辨力和快速的频率转换时间,是频率合成技术发展的一个创新。
但当时由于电子技术的落后以及信号处理水平不高等原因,DDS技术并没有受到很好的关注。
但是随着电子工程领域的不断发展与应用,数字集成电路的不断发展,更高精度的晶振源的出现,DDS技术逐渐显示出了其作为数字频率合成技术的优势,并同锁相频率合成技术一同发展壮大。
由于DDS具有其它合成技术不具备的优点,再经过科学理论的不断扩充与完善和电子集成工艺技术的大力发展,DDS已经开始走向应用化,走向产品化。
高科技的电子公司投入了大量的人力、物力,不断的推出DDS的跨时代产品。
并且在将来还会一直致力于DDS技术的研究与发展,可以说在未来DDS技术将有着最广阔的空间,有着最广泛的使用。
而DDS本身也由于设计原理的问题存在一些固有缺陷,但是基于锁相频率合成技术的优势正好可以弥补这种缺憾,而使用DDS技术和锁相环式频率合成技术相互融合,合并两种技术的优点,将成为整个频率源的核心发展趋势。
1.3本文的研究内容
本文的主要内容是研究并设计了一种基于CPLD控制的DDS多模信号发生器设备,该设备不同于以往的信号发生器,它可以以模块化的形式实现信号在多种调制模式的快速相互切换,生成的各种信号其持续时间长度可自由定义,并且可以设置发生的顺序,同时多模信号发生器具有存储并发射用户自定义信号的能力,即原则上可以产生任意波形信号。
整个系统产生的信号具有高精度、转换时间迅速、频带输出宽等优点。
对于不同的用户可以设置不同的信号产生方案,也是为广泛的无线探测与通信设备提供了良好的硬件支持与保障。
基于该硬件的设计,本文分为以下几个章节:
第一章,本章主要介绍了多模信号发生器的内涵与需求并简要介绍了频率合成技术的发展。
第二章,主要介绍了DDS信号合成的工作原理,多模信号发生器的设计思路与实现方法,并对系统总体进行了描述,指出了设计的具体硬件与软件指标。
第三章,主要完成对系统整体硬件的设计,其中包括DDS芯片介绍,CPLD控制电路设计,FLASH存储设备的介绍和接口设计以及外围电路、滤波器、电源等相关设计,并画出了PCB板与原理图,实现了硬件电路的制作。
第四章,通过系统的设计思路,完成信号发生器的软件设计。
其中主要包括总体数据与控制流程的设计,DDS芯片内部寄存器的数据组成与结构分析,CPLD控制时序的编程,Chirp信号、BPSK信号、FSK信号、M序列伪随机信号等不同调制模式信号的产生与切换等一系列软件设计,并对仿真结果进行了分析。
第五章,完成系统的设计,在硬件上对系统进行了调试、实验,在软件上进行了数据输出分析。
第六章,对全文进行总结。
第二章多模信号发生器的工作原理与总体设计
2.1多模信号发生器的工作原理
“多模”技术顾名思义是指在系统中将多功能,多模式的技术融合在同一个系统中实现。
对于本设计而言,多模是指在信号发生器的信号发生过程中,通过使用直接数字频率合成技术(DDS)与先进的控制技术,数据存储技术相结合,在时间连续的条件下使产生的信号可以用任意的调制模式输出,并且不同模式的信号之间可以相互切换或快速跳变。
多模信号发生器的工作原理是以DDS原理为基础,以控制信号切换技术为手段来实现输出。
2.1.1DDS的工作原理
DDS(Directdigitalfrequencysynthesis)直接数字频率合成技术是从相位的概念出发来研究信号的结构与合成规则。
它的合成前提是一种基于抽样定理的二维模拟信号与数字信号的转化。
对一个周期的,频率为f0的正弦连续信号f(t)来说,通过对时间进行一次高密集度的离散采样,得到取样值分别为f(t),f(t±T),f(t±2T)…,f(t±nT)的时间节点。
对于这个正弦波连续信号,同时沿着信号的相位轴方向用相等的相位间隔对信号进行相位的采样,实现对相位/幅度的抽样,从而得到一个周期性的正弦连续信号离散相位的幅值序列。
通过时间采样与幅值采样,可以用一系列的二维二进制数将一个信号数字化。
然后将这组二进制数据存储在一个只读存储器ROM中,这样每一个地址单元都存储一组二进制码,这组码对应的数据就是已经完全量化的正弦波。
此时的ROM实质上是一个LUT(Lookuptable)查找表,包含了一个相位从0到2π周期内的2n个相位序列,因为存储了一个周期的波形幅值,所以又称为波形存储器。
对于一个连续的正弦波信号,角频率ω用相位斜率Δφ/Δt表示。
当ω为一定时,对应的相位斜率Δφ/Δt也是定值。
此时波形信号的相位与时间成线性关系,即φ=Δt。
因此在固定频率的时钟信号下,通过一个使用时序计数的计数器对ROM内的抽样序列地址进行选择,并读取地址内数据,就可以得到一个完整的存储波形,而当其周期性的读取与输出时,就可以产生一个类似于连续的离散波形信号,随后通过数模转换与低通滤波器件,就可以合成一个完整的、具有固有频率的正弦波信号。
根据上述原理可得DDS的基本机构如下图所示
图3.1DDS信号发生器原理结构图
其中fc为时钟信号,Fo为输出信号,N为相位寄存器的位数,FTW为频率控制字。
作为输出的fo其数学原理公式推导为:
设一个频率为f的正弦信号S(t):
(2.1)
以采样频率
对该信号进行采样,得到离散序列为:
(2.2)
其中
为采样周期。
可以得到上式所对应的相位序列为:
(2.3)
该相位序列的明显特性是相位输出是线性的,即相邻样相位值之间的增量是常数,且仅与信号频率f有关,即相位增量为:
(2.4)
又因为频率f和参考频率之间满足式(2.5)的关系:
(2.5)
其中K和M为正整数。
根据式(2.4)和式(2.5)可以将相位增量表示为:
(2.6)
由式(2.6)可知,如果将2π的相位均匀量化为M个,则频率为
的正弦信号以频率
采样后,其量化序列的样本之间的量化相位增量为定值K。
根据以上原理,如果用K构造一个量化序列:
(2.7)
再可实现
到一个新序列
的映射,即由
构造序列:
(2.8)
此时式(2.8)为连续信号
经过采样频率
采样后的离散时间序列。
根据奈奎斯特采样定理可知当满足
时,
经过低通滤波器滤波后,可以无频谱混叠输出,这样恢复出信号
。
一个单频模拟余弦信号
可以由K唯一的确定:
(2.9)
得到信号
的频率为:
(2.10)
式(2.10)就是直接数字频率合成DDS的原理数学化表达式,在实际中的DDS的M的选取以M=2N标准,就得到了标准的DDS方程:
(2.11)
其中
为系统的输出频率,N为抽样数目的二进制数据位宽度,
为时钟频率或参考频率,FTW(FrequencyTuningWord)为频率控制字即对应的ROM下的地址位。
其相位特征的表达可参考下图2.1:
图2.1相位累加与DDS原理公式
根据上述公式推导
由于DDS采用了不同于传统频率合成方法的全数字结构,所以DDS技术具有直接频率合成和间接频率合成方法所不具备的许多特点:
(1)频率分辨率极高
由FTW=1,可得分辨率为
因此N一般取得很大,现阶段的专用DDS芯片已经可以达到48位,使得分辨率达到μHz级。
(2)信号具有超宽的频带输出
DDS输出频率可以从直流持续到系统时钟的50%,可以得出只要有足够高的频率源,那么输出频率范围就会非常宽。
(3)信号频率可以瞬时跳变
因为DDS属于开环系统,并且没有反馈控制,所以频率的生成时间及切换时间迅速,同时与系统的频率分辨率和频率纯度相互分离,不产生任何影响。
若滤波器的滤波带宽足够宽则能够将高速系统时钟下的DDS频率合成系统的频率切换时间达到ns级别。
(4)有着连续的相位变化条件
由DDS原理可知,波形ROM内的相位是高密度采样后的离散值,在经过滤波器后可以近似认为相位是连续保持不变的,使得系统具有很好的相参性。
(5)可生成任意的波形与序列
通过改变ROM中读取的数据的顺序与地址节点,可以实现任意波形输出;若在相位计数器前添加频率控制寄存器,则可以实现Chirp功能和产生LFM(LinearFrequencyModulation)线性跳频脉冲信号,并且因为对输出信号的幅度、频率和相位可以进行实时控制,同样可以实现任意调制功能,本文的设计就是参考了此特点来完成的。
2.1.2多模信号切换的实现方法
在时间连续的条件下,当用户规定在某一时间点改变控制器的信号控制字输出,则在DDS芯片接收到该变化后,随着时序的调整,就出现先后两种信号的切换。
信号切换的功能实现主要是在系统的控制端完成,在控制器的数据与地址输出端从功能上将控制系统分为两个部分,这两个部分对应不同的信号输入与输出方式。
而多模信号的控制字切换的前提是先将欲变换的信号控制字数据存储在外置FLASH存储器,通过读取不同的地址数据而在系统内快速输出不同的信号控制字来实现。
在系统中将控制部分从逻辑功能上分为BLOCK1与BLOCK2两个部分设计,BLOCK1负责与FLASH芯片连接,设计成具有多模功能与多模切换的系统控制部分,BLOCK2负责与计算机连接,通过对上位机软件的程序设计实现控制DDS产生临时用任意信号,实现一般DDS信号发生器功能。
BLOCK1具体设计思路是将系统在FLASH存储芯片内存储多种调制模式的基本信号,例如设置不同频率,不同相位条件的BPSK信号,FSK信号,或者是一些专用的伪随机序列信号,噪声信号,GFSK信号等,将这些信号的控制字数据固化在FLASH内,当需要产生某种信号时,可以直接选择输出这些信号的控制字数据至DDS芯片,不必进行信号的一系列参数的设置。
工作流程为首先在输入端通过设置不同的信号模式输出,或者选择性的设置不同模式信号输出的转换顺序与时间,当正常工作时系统对应输出设置模型,控制器自动将“信号模式”信息转换为ASCII码,并查找ASCII码对应数据,该数据内容为FLASH内数据地址,随后将查找到的数据通过数据线发送至FLASH存储器。
BLOCK2设计思路主要是若输出自定义信号,则用户通过公式计算该信号各种参数的控制字并设置芯片的对应工作模式,利用上位机软件和下载电路将该信号的所有数据按芯片规则下载至控制器的输出端口。
系统正常工作时,控制器直接将数据输入DDS芯片内。
2.2多模信号发生器的方案选择
为了实现多模信号发生器的功能,需要对系统的方案进行调研与设计。
由于系统采用DDS技术,所以整体设计是以频率合成与快速变换为前提。
最初设计分析了三种设计方案:
1.采用FPGA芯片设计实现信号发生的功能
2.采用MCU+DDS芯片设计实现信号发生的功能
3.采用CPLD+DDS芯片设计实现信号发生的功能
对于三种设计方案进行了详细的调研与分析:
1.采用FPGA设计实现:
FPGA(现场可编程逻辑门阵列)是现在超大规模集成电路设计中是使最多的一种芯片。
高集成度、高速度和高可靠性,使得基于FPGA的电路设计广泛应用在民用与军用的各个领域,小到普通的手机芯片,大到国防、航天中的飞行器设计,都有FPGA的有力支持。
FPGA芯片已经可以达到几百万个逻辑门电路,灵活的编程性和良好的操作与通用性使其在电子设计中已经处于主导地位。
对于本文的信号发生器中使用DDS技术的系统设计,现在国内也有很多相关的研究与成果,基本可以实现普通信号发生器的功能。
但是FPGA也有自身固有的缺陷,第一就是系统的时钟延时存在着不可确定测量时间差的问题。
若是使用在以时差为研究对象的设备中,如果系统时间要求不高则FPGA可以胜任,但是对于无线探测与定位设备,必须有足够精确或者可绝对测量的时间延迟。
另一方面,FPGA没有内置ROM,掉电后将丢失原有的逻辑信息,所以在设计中需要为FPGA芯片配置一个专用ROM。
在一些特殊的环境中,这样就降低了设备的可靠性和适应性。
2.采用MCU+DDS芯片设计
MCU(Microcontrolunit微控制器)芯片是从单片机进化而来的,是小型化设计和低端领域使用较多的产品。
芯片本身具有价格便宜,体积小,编程简单等特点,作为普通的控制类芯片是良好的选择。
但是如果使用在高端系统,则不相适宜,缺点较多,例如时钟频率偏低,数据传输速率慢,实现功能单调,时间控制把握性不强,可靠性差等诸多缺点。
现在国内也有一部分文章中是使用MCU作为控制器来控制DDS芯片,但是都是作为开发性器件,并没有成为模块化应用在专业领域,并且效果不是很理想,速度较慢。
3.采用CPLD+DDS芯片设计
CPLD(复杂可编程逻辑器件)同FPGA一样是现代电子设计领域使用很广的器件。
相对于FPGA比较,CPLD器件的规模一般在10万门以下,主要针对中小型的逻辑与ASIC设计,并且不需要配置器件,应用方便,成本低,结构相对简单,可靠性高。
最重要的是CPLD器件具有时延确定的特点,对于无线电探测系统,特别是无线电定位系统,可以减小测距与定位误差。
经过对三种设计方案的分析,FPGA由于时延测量不确定性,以及外接ROM的相对较差可靠性,不符合本设计的目的与要求。
而MCU单片机由于速度的限制,在时钟以及数据速率方面差距比较大,对于将来的后续研究工作,如扩频,跳频系统等无法完成指标,本身对周围环境的限制也比较大,也放弃使用。
最终选定方案3,使用CPLD+DDS芯片的设计方法来实现本系统。
CPLD作为具有优秀性能的逻辑器件,在时间域的分析上有着先天的优势,并且符合本设计中主动式无线探测与通信系统中的设计指标要求,能够很好的完成计划任务。
其中CPLD作为系统的控制芯片,主要负责对DDS芯片的控制,并负责对高速FLASH芯片的读取任务,是一种较理想的方案。
通过高速逻辑器件CPLD瞬时输出频率与相位控制字,实现输出信号的快速转换,包括频率变化,相位变化以及调制方式的转变。
可以在出现干扰的情况下,能够做出迅速的系统反应,改变信号调制模式,避开对探测系统的干扰,进行正常的探测,通信等功能。
2.3系统总体结构
由系统的设计思路和方案选择的结果,设计系统总体结构如下图2.2所示:
2.2系统总体结构图
该系统主要由四部分组成,分别是CPLD芯片与外围电路,FLASH存储芯片与外围电路,DDS芯片与外围电路,系统时钟、滤波器、电源、JTAG下载电路及相关外围电路。
其中在从CPLD至DDS芯片的设计中采用了8位并行数据输入与6位并行地址输入,同时由于FLASH系统采用NORFLASH,该种FLASH具有地址与数据线相互分离的特点,所以同样采用并行设计。
采用并行设计可以提高整个系统的传输速度,如果将系统设计为信号调制设备或者跳频信号源,则可以实现高频调制信号、高速信号切换或跳频跳数控制。
DDS芯片分别与CPLD和FLASH芯片连接且地址、数据线均复用。
此外该芯片还具有外置时钟输入端与更新信号输入端,当芯片正常工作时,控制字数据先进入DDS芯片内部缓存,当更新时钟触发芯片时,DDS芯片顺序读取缓存内的控制字产生对应的所需信号。
其中BLOCK1的数据在多模变换信号时是瞬时连续相位转换,不存在延迟时间;BLCOK2则直接输出数据至DDS芯片内部缓存。
2.4总体指标及模块技术指标
该系统以产生多模信号为前提,在设计指标时重点突出产生常用信号与特殊信号的信号发生器,同时又可以作为时钟和调制器使用。
为此设依据DDS芯片性能及硬件分析,设计系统输出信号模式如下:
◆产生单频正弦信号
◆产生可作为时钟条件的方波信号
◆产生CHIRP线性调频脉冲信号
◆产生BPSK信号
◆产生FSK信号
◆M伪随机序列信号等。
对于系统指标的指标设定,为了保证当输出信号设计为频率源是有较宽的频带范围,特别是作为线性调频探测系统设计系统输出频率为0-120MHz,由于直接数字频率合成技术的高分辨力,现阶段的集成芯片都已经可以达到μHZ调谐分辨力的水平,故本系统设计分辨力为0.1HZ,在多模信号发生器的设计中,为了保证不同信号之间的快速切换,同时系统可以使用在跳频系统中的通用性,设计信号切换时间为<0.1μs,对于杂散抑制比的设计则参考了快速跳频系统中的杂散抑制比的最佳设计值50dBc【1】(夏定元,王卫东,郑继禹,2004.1)。
2.6本章小结
本章主要介绍了DDS的生成基本原理并推导公式,随后介绍了多模信号发生器的设计思想和工作原理与系统的设计原则,以及系统的总体结构和设计方案,最后提出了系统设计的具体指标。
第三章多模信号发生器系统电路设计
由系统总体结构可知,对于多模信号发生器的硬件电路设计主要由三部分组成,分别是DDS信号发生器系统设计,CPLD控制系统设计和FLASH存储系统设计。
在系统信号输出后由于高频噪声与谐波的干扰,还需对该信号进行滤波器电路设计。
3.1DDS信号发生器硬件设计
3.1.1DDS硬件电路芯片选择
由于设计采用专用DDS集成芯片,所以对各种DDS芯片进行了分析与调研并最终选取了一款专用集成DDS芯片。
现阶段生产DDS器件的公司中首推美国模拟器件公司(ANALOGDEVICES,INC简称ADI),ADI公司是全球最大的DDS芯片的生产厂商,它的产品融合了数字引擎和数模转换器以及其它多种功能,是对DDS研究最多与最广泛的公司。
Intersil公司提供一款DDS芯片ISL5314,时钟频率为125MSPS,分辨率为14Bits,频率控制字长度为48Bits。
Xilinx公司提供DirectDigitalSynthesizerIPCore,其软件核都是基于FPGA条件下的,支持的器件有Virtex和Sparten全系列FPGA芯片,时钟频率达到100MHz,控制字长度从4到32Bits。
Stanford公司生产的STEL-2171为GaAs-DDS器件,时钟频率1GHz,分辨率为0.3Hz,S
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 基于 CPLD DDS 信号发生器 研究 设计
![提示](https://static.bdocx.com/images/bang_tan.gif)