倍频信号发生器的分析与设计资料.docx
- 文档编号:30370468
- 上传时间:2023-08-13
- 格式:DOCX
- 页数:21
- 大小:324.30KB
倍频信号发生器的分析与设计资料.docx
《倍频信号发生器的分析与设计资料.docx》由会员分享,可在线阅读,更多相关《倍频信号发生器的分析与设计资料.docx(21页珍藏版)》请在冰豆网上搜索。
倍频信号发生器的分析与设计资料
学号:
0121102910207
课程设计
题目
倍频信号发生器的分析与设计
学院
自动化学院
专业
电气工程及其自动化
班级
姓名
指导教师
2013
年
1
月
7
日
课程设计任务书
学生姓名:
专业班级:
指导教师:
工作单位:
自动化学院
题目:
倍频信号发生器的分析与设计
要求完成的主要任务:
(包括课程设计工作量及其技术要求,以及说明书撰写等具体要求)
1.设:
有一输入方波信号f0(50Hz~100Hz),时钟信号1MHz。
要求输出信号:
f1=2f0,f2=4f0(自动跟踪)。
2.画出简要的硬件原理图,编写程序。
3.撰写课程设计说明书。
内容包括:
摘要、目录、正文、参考文献、附录(程序清单)。
正文部分包括:
设计任务及要求、方案比较及论证、软件设计说明(软件思想,流程,源程序设计及说明等)、程序调试说明和结果分析、课程设计收获及心得体会。
时间安排:
1月3日-----1月4日查阅资料及方案设计
1月4日-----1月5日编程
1月5日-----1月6日调试程序
1月6日-----1月8日撰写课程设计报告
指导教师签名:
年月日
系主任(或责任教师)签名:
年月日
目录
摘要IV
1硬件电路的设计思路1
1.1主电路的设计1
1.2中断辅助电路的设计1
1.3存储器设计3
1.4CPU设计5
1.5原理图设计11
1.6电路组成及简要分析12
2软件电路的设计13
2.1分频器工作原理13
2.2程序的设计13
2.3程序源码14
心得体会16
参考文献17
本科生课程设计成绩评定表
摘要
汇编语言是一种最接近计算机核心的编码语言。
不同于任何高级语言,汇编语言几乎可以完全和机器语言一一对应。
汇编语言对机器语言进行改进的第一步是用一些助记符号代替用0和1描述的某种机器的指令系统,如八进制,数、十六进制数以及英语单词的缩写等,称为机器语言的助记符形式。
汇编语言就是在此基础上完善起来的。
它改善了机器语言的可读性、可记性。
本次课程设计是为了实现得到2倍和4倍于输入信号频率的输出信号,通过8253定时器的功能以及8259所产生的的中断来实现得出输入信号的频率与周期从而得出输出信号的频率与周期,由此计算出需要计数器所计的数以及所设置的初值,书写调试程序,从而得到要求得到的频率信号。
AltiumDesigner是原Protel软件开发商Altium公司推出的一体化的电子产品开发系统,主要运行在Windows操作系统。
这套软件通过把原理图设计、电路仿真、PCB绘制编辑、拓扑逻辑自动布线、信号完整性分析和设计输出等技术的完美融合,为设计者提供了全新的设计解决方案,使设计者可以轻松进行设计,熟练使用这一软件必将使电路设计的质量和效率大大提高。
关键词:
汇编语言C语言82538259分频信号器
1硬件电路的设计思路
1.1主电路的设计
用8086作为系统的CPU,与8253连接作为主电路部分,8253工作在方式3—方波发生器,作为方波发生器,将输入信号fo输入到通道0的GATE端,通过计时器计数来得出输入信号的频率,并且通过OUT0与OUT1两个输出端输出二倍以及四倍于原频率的方波信号。
8253的引脚图如图1.1所示。
图1.18253引脚图
8253各引脚功能:
(1)数据总线缓冲器(8位、三态、双向);
(2)读/写控制逻辑;
CS:
片选信号,低电平有效;
RD:
读信号,低电平有效;
WR:
写信号,低电平有效
A1A0:
端口选择信号
1.2中断辅助电路的设计
中断辅助电路主要用可编程中断控制器8259A与8086CPU配合实现,8259采用最简单的连接方式,当输入信号到下跳沿时通过8259A向CPU发出中断请求,中断服务程序读出CTC2的计数值。
8259A的引脚图如图1.2所示。
图1.28259A引脚图
D7~D0(bidirectionaldatabus):
双向、三态数据线,与CPU系统总线连接。
RDread):
读信号,输入,低电平有效。
当有效时CPU对8259A进行读操作。
WR(write):
写信号,输入,低电平有效。
当有效时CPU对8259A进行写操作。
A0(addressline):
端口地址选择信号,输入,由8259A片内译码,选择内部寄存器。
CS(chipselect):
片选信号,输入,低电平有效。
当有效时8259A被选中。
SP/EMNslaveprogram/enablebuffer):
双向信号线,用于从片选择或总线驱动器的控制信号。
当8259A工作于非缓冲方式时,作为输入信号线,用于从片选择。
级联中的从片接低电平,主片接高电平。
当8259A工作于缓冲方式时,作为输出信号线,用做8259A与系统总线驱动器的控制信号。
INT(interruptrequest):
中断请求信号,与CPU的中断请求信号相连。
INTA(interruptacknowledge):
中断响应信号,与CPU的中断应答信号相连。
CAS2~CAS0(cascadelines):
级联信号线,作为主片与从片的连接线,主片为输出,从片为输入,主片通过CAS2~CAS0的编码选择和管理从片。
IR7~IR0(interruptrequests):
中断请求输入信号,由外设输入。
VCC:
+5V电源输入信号。
GND:
电源地
1.3存储器设计
ROM存储器用27256(32K*8),其引脚图如图1.3所示。
RAM存储器用6116(2K*8),引脚图如图1.4所示。
两个存储器的片选信号通过138译码器与逻辑电路产生。
图1.327256引脚图
27256是32K*8字节的紫外线镲除、电可编程只读存储器,单一+5V供电,工作电流为100mA,维持电流为40mA,读出时间最大为250nS,28脚双列直插式封装。
各引脚的含义为:
A0-A15为16根地址线,可寻址32K字节;O0-O7为数据输出线;CE为片选线;OE/Vpp为数据输出选通线/编程电源。
6116是2K*8位静态随机存储器芯片,采用CMOS工艺制造,单一+5V供电,额定功耗160mW,典型存取时间200ns,24线双列直插式封装.各引脚含义如下:
A0-A10为地址线;
CE是片选线;
OE是读允许线;
WE是写允许线.
6116的操作方式如下:
CEOEWE式D0-D7H**未选中高阻
LLH读Dout
LHL写Din
LLL写Din
图1.46116引脚图
图1.5138译码器引脚图
138译码器真值表如下:
1.4CPU设计
系统CPU使用8086,8086工作于最小模式下,如下图所示:
图1.68086引脚图
A16~Al9/S3~S6
地址/状态复用引脚(输出、三态)。
当8088输出地址时,这4个引脚上送出地址的最高4位A16~A19。
当8088输出状态时,这4个引脚送出状态信号S3~S6,其中S6始终为逻辑0,S5指示中断允许标志位IF的状态,S4、S3的指示CPU当前正在使用的段寄存器,其编码见下表。
S4
S3
当前使用的段寄存器
0
0
ES
0
1
SS
1
0
CS或未使用任何段寄存器
1
1
DS
A8~A15
地址(输出、三态)。
CPU访问存储器或I/O接口时,从这些引脚送出地址信号A8~A15。
AD0~AD7
地址/数据复用引脚(双向、三态)。
当ALE=1时,这些引脚上传输的是地址,而不是数据。
IO/#M
IO/存储器控制(输出、三态)。
低电平表示CPU当前访问的是存储器,高电平表示访问的是I/O接口。
#WR
写控制(输出、三态)。
低电平表示CPU正在对存储器或I/O接口进行写操作。
DT/#R
数据传送方向控制(输出、三态)。
用于确定数据传送的方向。
高电平时表示CPU向存储器或I/O接口发送数据;低电平表示CPU从存储器或I/O接口接收数据。
此信号常用于控制总线收发器的传送方向。
#DEN
数据允许(输出、三态)。
低电平表示数据总线上有有效数据。
它在每次访问内存或I/O接口以及在中断响应期间有效。
它常用作数据总线驱动器的片选信号。
ALE
地址锁存允许(输出、三态)。
高电平表示地址线上有有效地址。
它常作为锁存控制信号将A0~A19锁存到地址锁存器。
#RD
读控制(输出、三态)。
低电平表示CPU正在对存储器或I/O接口进行读操作。
READY
“准备就绪”(输入、高电平有效)。
它是被访问的内存或I/O接口发出的响应信号,高电平表示存储器或I/O设备已准备好,可以进行数据传送。
若存储器或或I/O设备没准备好,则可将此引脚拉低。
CPU在总线周期的T3采样READY引脚,若为低电平,CPU将自动插入1个或多个等待周期Tw。
直到READY变为高电平后,CPU才脱离等待状态,继续执行后续操作。
NMI
非屏蔽中断请求(输入、上升沿有效)。
此信号不能用软件屏蔽。
若此信号有效,CPU在当前指令执行结束后就进入NMI中断过程。
INTR
可屏蔽中断请求(输入、高电平有效)。
CPU在每条指令的最后一个周期对此引脚进行采样,以决定是否进入中断响应周期。
此信号可用软件屏蔽。
#INTA
中断响应(输出、低电平有效)。
CPU对INTR信号的响应。
在响应过程中,CPU在此引脚连续送出两个负脉冲,可用作外部中断源的中断向量码的读选通信号。
#TEST
测试(输入、低电平有效)。
当CPU执行WAIT指令时,每隔5个时钟周期对此引脚进行一次采样。
若为高电平,CPU则继续处于空转状态,直到此引脚变为低电平,CPU才结束空转状态,继续执行下一条指令。
RESET
系统复位(输入、高电平有效)。
为使CPU完成内部复位过程,该信号至少要保持4个时钟周期。
复位后CPU内部寄存器的状态如下表所示。
当RESET返回低电平时,CPU将重新启动。
内部寄存器
复位后的状态
CS
FFFFH
DS
0
SS
0
ES
0
IP
0
FLAGS
0
其他寄存器
0
指令队列
空
HOLD
总线保持请求(输入、高电平有效)。
当某一总线主控设备要占用系统总线时,通过此引脚向CPU提出请求。
HLDA
总线保持响应(输出、高电平有效)。
CPU对HOLD请求信号的响应:
所有三态引脚变为高阻态,同时使此引脚变为高电平,表示处理器已放弃对总线的控制。
当CPU检测到HOLD信号无效后,就立即使此引脚变为低电平,同时恢复对总线的控制。
#SS0
系统状态信号输出。
它与IO/#M和DT/#R信号决定了最小模式下当前总线周期的状态。
三者的状态组合所表示的处理器操作见下表。
IO/#M
DT/#R
#SS0
操作
1
0
0
发出中断响应信号
1
0
1
读I/O端口
1
1
0
写I/O端口
1
1
1
暂停
0
0
0
取指令
0
0
1
读内存
0
1
0
写内存
0
1
1
无操作
2.8086的引线定义
8086的引脚信号大部分都与8088具有相同的定义,下表仅对不同的引脚予以了说明(作为对照,表中给出了8088对应的引脚名)。
8086引脚
8088对应引脚
说明
AD8~AD15
A8~A15
地址/数据复用引脚(双向、三态)。
8086的外部数据总线宽度为16位,这8个引脚在数据有效期间提供了数据总线的高8位。
#BHE/S7
#SS0
总线高位允许/状态复用引脚(输出)。
低电平时,允许数据总线的高8位有效。
状态位S7始终为逻辑1。
M/#IO
IO/#M
存储器/IO控制。
低电平表示CPU当前访问的是I/O接口,高电平表示访问的是存储器。
1.5原理图设计
倍频信号发生器主要由主电路,中断辅助电路,储存器电路组成。
通过AltiumDesigner将三个电路依次与一些数字电路连接,即组成信号发生器。
其中,8086工作在最小模式下,倍频信号发生器原理图如下:
图1.7原理图
1.6电路组成与简要分析
主电路:
发生器工作时在8253的GATE2门极加入输入信号,当输入信号高电平时,8253计数器开始计数,当输入信号跳变为低电平时,计数停止,此时通过一个非门加在8259上为高电平,8259产生中断输送给CPU,此时根据所计的数值与CLK2端内部的时钟信号频率,可以得出输入信号的频率与周期,(数值*周期=0.5T输入)通过输入信号的频率与周期可以得到所需要的两个信号的频率与周期,通过对比,可以得出两个所需要计数的数值,计数器为减一操作,可以设置其初值,从而得到两个OUT1与OUT0两个所需输出信号。
中断辅助电路:
当输入信号输入低电平时,此时通过非门电路,加在8259上高电平,8259产生中断信号输送给CPU产生中断,CPU开始读取并计算此时输入信号的输入频率与周期。
储存器电路:
储存器电路由ROM存储器27256(32K*8)与RAM存储器6116(2K*8)组成,通过数据总线与8086连接,通过138译码器产生片选信号。
2软件电路的设计
2.1倍频器工作原理
发生器工作时在8253的GATE2门极加入输入信号,当输入信号高电平时,8253计数器开始计数,当输入信号跳变为低电平时,计数停止,此时通过一个非门加在8259上为高电平,8259产生中断输送给CPU,8253计数器工作在方式2或者方式3时均只能作为分频器,所以要想8253能够实现倍频信号发生的功能,不能将8253按常规方式使用,联想到计数通道门级(GATE)的作用,可以将8253计数器设置为工作方式3,然后将输入信号fo输入通道2的门级,时钟信号正常输入三个计数通道的CLK端。
于是,在fo上升沿的时候通道2正常计数,下降沿的时候,输入信号通过8259向8086CPU发出中断请求,中断服务程序读出CTC2的计数值,设为a,该值等于fo的T/2,由于时钟频率为1MHz,故每个计数脉冲代表1us。
于是可以算出fo的周期为2*(FFFFH-a),于是f1的周期为1/2To,f2的周期为1/4To。
最后通过与一些数字电路的连接,来实现输出二倍频与四倍频的方波信号。
2.2程序的设计
程序的设计主要包含以下四点
(1)获得f0的二分之一周期T0/2=FFFFH-CTC2的计数值
(2)获得f1的周期T1=1/2(FFFFH-CTC2的计数值)3)获得f2的周期T2=1/4(FFFFH-CTC2的计数值)(4)将T1,T2分别设置到CTC1和CTC0中。
开机及复位入口的地址设置为7FF0H,编程时可用ORG伪指令定位。
中断向量表设置在0000:
0000H~0000:
03FFH区间内,可用其中的任何一个类型号,在初始化程序段中对其进行设置(CS:
IP)。
8253在初始化程序段忠全部设置成工作方式3。
其中CTC2的计数初值为:
FFFFH。
中断服务程序需要先锁存CTC2的计数值,再读取CTC2的计数值。
2.3程序源码
DATASEGMENT
INTA00DW6000
INTA01DW6001
DATAENDS
CODESEGMENT
ASSUMECS:
CODE,DS:
DATA
ORG7FF0H
START:
MOVAX,DATA
MOVDS,AX
MOVAL,13H
MOVDX,INTA00
OUTDX,AL
MOVAL,08H
MOVDX,INTA01
OUTDX,AL
MOVAL,01H
MOVDX,INTA01
OUTDX,AL
MOVAL,0B6H
MOVDX,4003H
OUTDX,AL
MOVAX,0FFFFH
MOVDX,4002H
OUTDX,AL
MOVAL,AH
MOVDX,4002H
OUTDX,AL
MOVAL,76H
MOVDX,4003H
OUTDX,AL
MOVAL,36H
MOVDX,4003H
OUTDX,AL
MAIN:
MOVAX,0FFFFH
MOVBX,CX
SUBAX,BX
SHRAX,1
MOVBX,AX
MOVDX,4001H
OUTDX,AL
MOVAL,AH
MOVDX,4001H
OUTDX,AL
MOVAX,BX
SHRAX,1
MOVDX,4000H
OUTDX,AL
MOVAL,AH
MOVDX,4000H
OUTDX,AL
STI
JMPMAIN
INTV:
MOVAL,86H
MOVDX,4003H
OUTDX,AL
MOVAL,0B6H
MOVDX,4003H
OUTDX,AL
MOVDX,4002H
INAL,DX
MOVCL,AL
MOVDX,4002H
INAL,DX
MOVCH,AL
IRET
MOVAH,4CH
INT21H
CODEENDS
ENDSTART
心得体会
虽然此次课程设计的时间减少了,而且其中穿插着考试,使得此次课程的难度进一步增加,但是尽管如此,通过本次课程设计,我对于微机原理与接口技术这门课程的了解依然更加深入了,通过这次课程设计,我对自己所学的这门课有了更为深刻的认识,主要有以下几点:
1:
从本次课程设计中,对于题目给定的要求和任务,自己通过书本与和别人的讨论,一步一步锻炼了自己独立思考问题的能力,从最开始的不知所措,到后来的根据所学知识一步一步去推理,在这个阶段和过程中,自己更加的巩固了所学的专业课知识,比如对8253与8359等芯片作用的了解,也更意识到了独立思考的作用性。
2:
在本次课程设计中,自己花费了较大的心血,自己根据老师给定的ppt,结合书本上的知识,有条不紊的去理清自己的思路,对于一些知识上的盲点,自己也选择冷静耐心的去思考和查阅相关资料。
3:
对于初学汇编语言的我们来说,想要实现题目所要求的功能依然是一件十分困难的事情,所以我们不断的翻阅资料以及借鉴往届同学的程序使自己可以顺利的完成这份报告,在设计过程中,对于原理的分析是本次设计的重点,在分析的过程中自己结合同学认真的查阅了网上和图书馆的资料区深刻的了解本课设的原理从而可以顺利完成后面的设计。
4:
通过本次课设,也激发了自己对汇编语言的兴趣,自己也更有决心以后可以多去了解学习这门课程,汇编语言虽然繁琐,但是它的作用是巨大的,对我们以后更加深刻的去理解8086CPU以及它更多地功能有着非常大的帮助。
5:
本次课设中也渗透着自己对专业基础知识不够扎实,以及对使用word文档不够熟练的问题,自己也在慢慢摸索,也在一步一步去学习,通过这次课程设计,自己动手能力和对专业知识的把握能力也在一步步的加强。
参考文献
[1]彭虎,周佩玲,傅忠谦.微机原理与接口技术(第2版).北京:
电子工业出版社,2010
[2]李敬兆.8086/8088和arm核汇编语言程序设计.合肥:
中国科技大学出版社
[3]黄海萍.汇编语言与微机接口技术实验教程.北京:
国防工业出版社.2007年1月.
[4]周佩玲.微机原理与接口技术(基于16位机).北京:
电子工业出版社2007年6月.
本科生课程设计成绩评定表
姓名
性别
专业、班级
课程设计题目:
倍频信号发生器的分析与设计
课程设计答辩或质疑记录:
成绩评定依据:
评定项目
评分成绩
1.选题合理、目的明确(10分)
2.设计方案正确、具有可行性、创新性(20分)
3.设计结果(20分)
4.态度认真、学习刻苦、遵守纪律(15分)
5.设计报告的规范化、参考文献充分(不少于5篇)(10分)
6.答辩(25分)
总分
最终评定成绩(以优、良、中、及格、不及格评定)
指导教师签字:
年月日
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 倍频 信号发生器 分析 设计 资料