FPGA开发板 使用说明书.docx

FPGA开发板 使用说明书.docx

《FPGA开发板 使用说明书.docx》由会员分享，可在线阅读，更多相关《FPGA开发板 使用说明书.docx（46页珍藏版）》请在冰豆网上搜索。

FPGA开发板使用说明书

第一章　综述

THSOPC-3型FPGA开发板是根据现代电子发展的方向，集EDA和SOPC系统开发为一体的综合性实验开发板，除了满足高校专、本科生和研究生的SOPC教学实验开发之外，也是电子设计和电子项目开发的理想工具。

一、实用范围：

●自主创新应用开发；

●单片机与FPGA联合开发；

●IC设计硬件仿真；

●科研项目硬件验证与开发；

●高速高档自主知识产权电子产品开发；

●毕业设计平台；

●研究生课题开发；

●电子设计竞赛培训；

●现代DSP开发应用；

●针对各类CPUIP核的片上系统开发；

●DSPBiulder系统设计。

二、硬件配置：

THSOPC-3型FPGA开发板基于AlteraCycloneII器件的嵌入式系统开发提供了一个很好的硬件平台，它可以为开发人员提供以下资源：

●支持+5V电源适配器直接输入或者USB接口供电，5V、3.3V、1.2V混合电压源；

●FPGACycloneIIFPGAEP2C8，40万门，2个锁相环；

●isp单片机AT89S8253。

isp单片机AT89S8253及开发编程工具，MCS51兼容，12KBisp可编程FlashROM，2KBispEEPROM，都是10万次烧写周期；2.7-5.5V工作电压；0-24MHz工作时钟；可编程看门狗；增强型SPI串口，9个中断源等。

此单片机可与FPGA联合开发，十分符合实现当今电子设计竞赛项目的功能与指标实现；

●EPM3032CPLD；

●4Mbits的EPCS4配置芯片；

●512KB高速SRAM；

●20MHz高精度时钟源（可倍频到300MHz）；

●4个用户自定义按键；

●8个用户自定义开关；

●8个用户自定义LED；

●2个七段码LED；

●标准AS编程接口和JTAG调试接口；

●两个标准2.54mm扩展接口，供用户自由扩展；

●RS-232DB9串行接口；

●PS/2键盘接口；

●VGA接口；

●4X4键盘；

●液晶显示屏20字X4行；

●USB-Blaster编程器，可对FPGA通过JTAG口编程、调试、测试；单片机编程ByterBlasreMV编程器；

●光盘：

配套子程序库、资料、编程软件、实验指导书。

第二章系统模块

一、系统组成

本节将重点介绍开发板上所有的组成模块。

图2-1是整个开发板的模块布局图，表2-1是对应的组成部分及其功能的简单描述。

图2-1开发板的模块布局图

序号

名称

功能描述

U1

CycloneⅡ

CycloneII

主芯片EP2C8Q208C

存储单元

U5

SRAM

512KB高速SRAM，即256K×16bits

U2

U10

EPCS4

EPCS16

4Mbits主动串行配置器件

接口资源

U7，UART

RS-232

标准9针串口

VGA

USB

VGA接口

PS/2

PS/2键盘接口

P_FPGA

FPGAI/O口

P_MCU

单片机液晶键盘接口

P_ADDA

扩展接口

超高速ADC/DAC板/7寸数字TFT彩色液晶屏接口

JTAG

JTAG调试接口

供用户下载FPGA代码，实时调试NiosIICPU，以及运行QuartusII提供的嵌入式逻辑分析仪SignalTapII等

AS

AS编程接口

待用户调试FPGA成功后，可通过该接口将

FPGA配置代码下载到配置器件中

MCU_DLOAD

单片机编程接口

用户可通过该接口将单片机烧录程序

下载到配置器件中

人机交互

S1～S8

自定义按键

8个用户自定义按键，用于简单电平输入，该信号直接与FPGA的IO相连

K5

单片机复位按键

单片机AT89S8253的复位按键

DS1~DS8

用户自定义LED

8个用户自定义LED,用于电平高低的显示，该信号直接与FPGA的IO相连

LED1～LED2

七段码LED

静态七段码LED，用于简单数字、字符显示，直接

由CPLD的IO驱动

时钟输入

Y1

晶振

高精度20MHz时钟源，用户可以用FPGA内部PLL或分频器来得到其它频率的时钟

电源

POWER

J6

直流电源输入

直流电源适配器插座，适配器要求为+5V/1A

USB

USB供电接口

直接用USB线连接PC机提供+5V供电

表2-1系统组成部分及其功能描述

二、各个模块及其硬件连接详细说明

1．CycloneIIEP2C8FPGA（U1）

继Altera公司成功推出第一代CycloneFPGA后，Cyclone一词便深深的烙在广大硬件工程师心中，一时间它便成为低功耗、低价位以及高性能的象征。

然而在去年，Altera公司再一次发布第二代CycloneFPGA，与第一代相比，加入了硬件乘法器，同时内部存储单元数量也得到了进一步的提升，相信CycloneII比它的鼻祖Cyclone而言，会表现出更加出色的性能。

本开发板上采用的FPGA是EP2C8Q208C8，它便是AlteraCycloneII系列中的一员，采用208引脚的PQFP封装。

表2-2列出了该款FPGA的所有资源特性。

Les

Les

8,256

33,216

M4KMemoryBlocks

M4KMemoryBlocks

36

105

所有RAMBits

165,888

483,840

18×18硬件乘法器

18

35

PLLs

PLLs

2

4

表2-2EP2C8Q208C8资源列表

开发板上提供了两种途径来配置FPGA：

●使用QuartusII软件，配合下载电缆从JTAG接口下载FPGA所需的配置数据，完成对FPGA的配置。

这种方式主要用来调试FPGA或NiosIICPU，多在产品开发初期使用。

●使用QuartusII软件，配合下载电缆，通过AS接口对FPGA配置器件进行编程，在开发板下次上电的时候，会完成对FPGA的自动配置。

这种模式主要用来产品定型后，完成对FPGA代码的固化，以便产品能够独立工作。

2．SRAM（U5）

开发板上的SRAM由3.3VCMOS静态RAMIS61LV25616组成容量为256K×16bits的存储空间，高速度SRAM和高带宽数据总线，保证了NiosIICPU可以工作在非常高效的状态。

本开发板所用的SRAM为-10等级的，这就意味着NiosIICPU可以在16位总线带宽情况下，以100MHz的速度进行读写操作，数据吞吐率高达到200Mbyets/S。

SRAM与FPGA的硬件连接见表2-3。

FPGA引脚

U5引脚

信号说明

FPGA引脚

U5引脚

信号说明

37

1

A0

47

9

D2

39

2

A1

48

10

D3

40

3

A2

84

13

D4

41

4

A3

86

14

D5

43

5

A4

87

15

D6

90

18

A5

88

16

D7

92

19

A6

74

29

D8

94

20

A7

72

30

D9

95

21

A8

70

31

D10

96

22

A9

69

32

D11

81

23

A10

68

35

D12

80

24

A11

67

36

D13

77

25

A12

64

37

D14

76

26

A13

63

38

D15

75

27

A14

60

40

UB#

58

42

A15

61

39

LB#

57

43

A16

59

41

OE#

56

44

A17

89

17

WE#

45

7

D0

44

6

CS#

46

8

D1

/

28

NC

表2-3SRAM与FPGA的硬件连接

注：

1））‘/’表示没有连接。

2））‘#’表示低电平有效。

3．RS-232接口（UART,U7）

UART是一个标准的DB9孔连接头，通常用于FPGA和计算机以及其它设备间通过RS-232协议进行简单通信。

U7是一个电平转换芯片—MAX3232，负责把发送的LVCMOS信号转换成RS-232电平，同时把接收到的RS-232电平转换成LVCMOS信号。

由于目前的设计开发中，RS-232通信仅仅是为了进行系统调试或简单的人机交互，所以在开发板设计时，仅在DB9孔接口中保留了通信时必须的RXD和TXD信号。

RS-232与FPGA的硬件连接见表2-4。

FPGA引脚

UART引脚

信号说明

FPGA端

PC端

104

2

TXD’

RXD

103

3

RXD’

TXD

/

5

/

GND

表2-4SRAM与FPGA的硬件连接

注：

TXD和RXD在UART中已经交换，如果与计算机通信，仅需要一条串口延长线便可，无需交叉。

4．JTAG调试接口（JTAG）

在FPGA开发过程中，JTAG是一个不可少的接口，因为开发人员需要下载配置数据到FPGA。

在NiosII开发过程中，JTAG更是起着举足轻重的作用，因为通过JTAG接口，开发人员不仅可以对NiosII系统进行在线仿真调试，而且还可以下载代码或用户数据到CFIFlash中。

开发板上提供如图2-2所示的10针插座，其每个插针的信号定义见表2-5。

图2-2开发板上的JTAG调试插座

JTAG插座

信号定义

JTAG插座

信号定义

1

TCK

6

/

2

GND

7

/

3

TDO

8

/

4

Vcc（3.3V）

9

TDI

5

TMS

10

GND

表2-5JTAG插座信号定义

注：

‘/’表示该插针没有任何信号。

5．AS编程接口（AS）

AS接口主要用来给板上的EPCS4行编程，故称其为编程接口，板上也是采用图2-2示的10针插座，其信号定义见表2-6。

AS插座

信号定义

AS插座

信号定义

1

DCLK

6

nCE

2

GND

7

DATAOUT

3

CONF_DONE

8

nCS

4

Vcc（3.3V）

9

ASDI

5

nCONFIG

10

GND

表2-6JTAG插座信号定义

6．自定义按键（K1～K4）

为了方便开发人员作一些简单的、手动的逻辑输入，开发板上提供了4个用户自定义按键。

这四个按键连接到了FPGA的四个IO引脚上，具体的定义和使用则有开发人员自由决定。

按键与FPGA的硬件连接见表2-7。

FPGA引脚

按键编号

FPGA引脚

按键编号

97

K1

101

K3

99

K2

102

K4

表2-7按键与FPGA的硬件连接

注：

按键按下为低电平，抬起为高电平。

7．自定义LED（DS1～DS8）

为了方便开发人员进行简单直观的信号观察，开发板上提供了八个用户自定义LED。

这八个LED由FPGA的IO引脚直接驱动，当FPGA对应的I/O输出低电平时，LED点亮；当FPGA对应的IO输出高电平时，LED熄灭。

LED和FPGA的硬件连接见表2-8。

FPGA引脚

LED编号

FPGA引脚

LED编号

56

DS1

92

DS5

57

DS2

94

DS6

75

DS3

95

DS7

76

DS4

96

DS8

表2-8LED与FPGA的硬件连接

8．电源切换开关P4

P4为自定义LED（DS1～DS8）的电源开关，当短路帽切换到左边则DS1～DS8部供电，短路帽切换置右端给DS1～DS8提供3.3V电源。

9．晶振（Y1）

开发板上提供了高精度、高稳定性20MHz时钟，该时钟直接与FPGA的23（CLK0）引脚相连。

如果设计人员需要其它频率时钟源，可以在FPGA内部进行分频或利用FPGA内部PLL倍频等途径来得到。

10．直流电源输入（POWER\USB）

开发板上外部供电仅需在POWER输入＋5V直流电压即可。

用户需要特别注意的是，插入J6的插头必须为内正外负供电极性，如图2-3所示。

为了保证系统能够稳定工作，电源适配器功率最好在5V/1A以上。

图2-3电源适配器插头说明

用户亦可用USB线直接连接PC机及开发板的USB接口直接供电。

11．八位自锁开关

为了方便开发人员作一些简单的、手动的逻辑输入，开发板上提供了8个用户自定义自锁开关。

这八个开关连接到了FPGA的八个I/O引脚上，控制高低电平的输入，具体的定义和使用则有开发人员自由决定。

开关与FPGA的硬件连接见表2-9。

FPGA引脚

拨动开关信号名称

FPGA引脚

拨动开关信号名称

150

S1

152

S5

149

S2

142

S6

147

S3

141

S7

146

S4

139

S8

表2-9八位自锁开关与FPGA的硬件连接

注：

S1~S8与扩展接口（P_FPGA）复用，故用P_FPGA接口时此八个开关要打到高电平。

12．PS/2键盘接口

开发板上提供了PS/2设备接口，用于鼠标和键盘开发实验。

PS/2接口与FPGA的硬件连接见表2-10。

FPGA引脚

PS/2引脚

键盘信号

FPGA引脚

PS/2引脚

键盘信号

39

5

CLK

37

1

DAT

表2-10PS/2接口与FPGA的硬件连接

13．VGA接口

开发板上提供了VGA接口，用于VGA显示程序的开发实验。

VGA接口与FPGA的硬件连接见表2-11。

FPGA引脚

VGA引脚

信号名称

FPGA引脚

VGA引脚

信号名称

41

13

HS

39

1

R

40

14

VS

37

2

G

43

3

B

表2-11VGA接口与FPGA的硬件连接

14．扩展接口（P_ADDA）

图2-4所示是间距为2mm的标准双排针插座，提供了33个用户自定义IO，以满足普通用户的一般需要。

可作为超高速ADC/DAC板/7寸数字TFT彩色液晶屏扩展接口。

图2-4P_ADDA所使用的接插件类型

FPGA引脚

P_ADDA引脚

信号说明

FPGA引脚

P_ADDA引脚

信号说明

/

1

3.3V

187

21

FPGA_IO

/

2

GND

185

22

FPGA_IO

/

3

+12V

189

23

FPGA_IO

/

4

-12V

188

24

FPGA_IO

162

5

FPGA_IO

192

25

FPGA_IO

161

6

FPGA_IO

191

26

FPGA_IO

164

7

FPGA_IO

195

27

FPGA_IO

163

8

FPGA_IO

NC

28

FPGA_IO

168

9

FPGA_IO

198

29

FPGA_IO

165

10

FPGA_IO

197

30

FPGA_IO

170

11

FPGA_IO

200

31

FPGA_IO

169

12

FPGA_IO

199

32

FPGA_IO

173

13

FPGA_IO

203

33

FPGA_IO

171

14

FPGA_IO

201

34

FPGA_IO

176

15

FPGA_IO

206

35

FPGA_IO

175

16

FPGA_IO

205

36

FPGA_IO

180

17

FPGA_IO

208

37

FPGA_IO

179

18

FPGA_IO

207

38

FPGA_IO

182

19

FPGA_IO

/

39

VCC

181

20

FPGA_IO

/

40

GND

表2-12P_ADDA与FPGA的硬件连接

注：

‘/’表示该插针没有任何信号。

15．扩展接口（P_FPGA）

FPGA引脚

P_FPGA引脚

信号说明

FPGA引脚

P_FPGA引脚

信号说明

150

1

FPGA_IO

139

8

FPGA_IO

/

2

VCC

145

9

FPGA_IO

149

3

FPGA_IO

141

10

FPGA_IO

/

4

GND

144

11

FPGA_IO

147

5

FPGA_IO

142

12

FPGA_IO

151

6

FPGA_IO

143

13

FPGA_IO

146

7

FPGA_IO

152

14

FPGA_IO

表2-13P_FPGA与FPGA的硬件连接

16．测频引脚（P1）

P1插针上边为FPGA的P132引脚，可接入外部的时钟频率以完成等精度频率计的测量实验。

下边为FPGA的P160引脚。

17．P2

P2插针上边为FPGA的P193引脚，下边为GND。

18．单片机复位按键（K5）

K5为单片机U3（AT89S8253）的复位按键。

19．接口（P_MCU）

P_MCU为单片机的I/O口，硬件连接见表2-14。

单片机引脚

P_MCU引脚

单片机引脚

电源/地

P_MCU引脚

P1.0

1

/

VCC

2

P1.1

3

/

GND

4

P1.2

5

P3.5

/

6

P1.3

7

P3.4

/

8

P1.4

9

P3.3

/

10

P1.5

11

P3.2

/

12

P1.6

13

P1.7

/

14

表2-14P_MCU与单片机的I/O口硬件连接

20．单片机编程接口（MCU_DLOAD）

21．LED1管脚

FPGA引脚

LED1

31

A,B,C,D,E,F,G

30

15

14

三、使用注意事项：

用户在使用开发板时请严格遵照下述说明：

1．严禁用手直接接触开发板上的芯片管脚，避免静电危害。

2．最好使用原配电源适配器，如用其它电源适配器，请务必确认适配器为+5V直流、内正外负极性输出的插头。

3．请选用本公司生产的下载电缆，如使用其它下载电缆，请确定电缆的电气特性和信号定义与本开发板插座一致。

4．不要自行拆机，以免发生危险。

5．如果你在使用过程当中遇到什么问题，请及时与我们联系。

第三章软件的安装与使用

一、QuartusII与NIOSII软件

概述

Altera公司的QuartusII软件提供了可编程片上系统（SOPC）设计的一个综合开发环境，是进行SOPC设计的基础。

QuartusII集成环境包括以下内容：

系统级设计，嵌入式软件开发，可编程逻辑器件（PLD）设计，综合，布局和布线，验证与仿真。

QuartusII设计软件根据设计者需要提供了一个完整的多平台开发环境，它包含整个FPGA和CPLD设计阶段的解决方案。

图3-1说明了QuartusII软件的开发流程。

图3-1QuartusII软件开发流程

此外，QuartusII软件允许用户在设计流程的每个阶段使用QuartusII图形用户界面、EDA工具界面或命令行界面。

在整个设计流程中可以使用这些界面中的一个，也可以在不同的设计阶段使用不同的界面。

Altera技术领先的QuartusII设计软件配合一系统可供客户选择的IP核，可使设计人员在开发和推出FPGA、CPLD和结构化的ASIC设计的同时，获得无与伦比的设计性能、一流的易用性以及最短的市场推出时间。

这是设计人员首次将FPGA移植到结构化的ASIC中，能够对移植后的性能和功耗进行准确的估算。

QuartusII软件支持VHDL和Verilog硬件描述语言（HDL）的设计输入、基于图形的设计输入方式以及集成系统设计工具。

QuartusII软件可以将设计、综合、布局和布线以及系统的验证全部整合到一个无缝的环境之中。

其中还包括第三方EDA工具的接口，如MATLAB等。

QuartusII软件包括SOPCBuilder工具。

SOPCBuilder针对可编程片上系统（SOPC）的各种应用自动完成IP核（包括嵌入式处理器、协处理器、外设、数字信号处理器、存储器和用户设定的逻辑）的添加、参数设置和连接进行操作。

SOPCBuilder节约了原先系统集成工作中所需要大量时间，使设计人员能够在几分钟内将概念转化成真正可运行的系统。

QuartusII与MAXPLUSII的设计方式基本一致。

但在器件支持以及其它功能方面都有了很大的改进。

其版本从QuartusII3.0一直升级到目前的QuartusII6.0。

其操作和功能还在不但的改进。

QuartusII5.1的安装与授权

PC机的系统配置

为了使QuartusII软件的性能达到最佳，Altera公司建议计算机的最低配置如下：

◆奔腾II400MHz，512MB以上和系统CPU和内存。

◆大于800MB的安装QuartusII软件所需要的最小硬盘空间。

◆Windows2000或WindowsXP或者WINNT4.0以上的操作系统

◆MicrosoftWindows兼容的SVGA显示器。

◆CD-ROM驱动器

◆至少有下面的端口之一：

用于程序下载的并行接口（LPT口）用于通信的串行口；用于USB下载和通信的USB口。

◆MicrosoftIE5.0以上的浏览器

◆TCP/IP网络协议。

1．QuartusII5.1的安装

在满足系统配置的计算机上，可以按照以下的步骤来安装QuartusII软件（在这里以在WINDOWS2000操作系统下安装QuartusII5.0为）：

将QuartusII设计软件的光盘放入计算机的光驱中，打开光盘并运行光盘中的安装程序INSTALL.EXE文件，出现如图3-2所示的安装界面。

图3-2安装选项界面

（1）在图3-2中有四个安装选项，第一项表示安装QuartusII和其它应用软件（IntallQuartusIIandRelatedsoftware）；第二项表示安装Programmer软件（IntallStand-AloneProgrammer））；第三项表示安装授权管理服务器（IntallFLEXLMServer）第四项表示打开QuartusII的自述文件。

我们首先选取第一项安装QuartusII软件，出现如图3-3和图3-4所示安装信息界面。

图3-3安装信息界面图3-4安装信息界面

（2）点击图3-4安装信息界面的NEXT选项出现如图3-5所示的界面。

图3-5安装向导界面

在图3-5安装向导中，根据光盘的安装内容和用户的需要来选择要安装的项目。

如只安装QuartusII5.1则只选取第一项进行安装。

（3）选取要安装的项目后点击NEXT继续安装，进入公司声明的一个界面如图3-6所示。

图3-6公司声明信息界面

在图3-6所示的界面中如果同意其公司声名则选取第一项继续进行安装，如果不同意其公司声名则