数字电子技术基本课后答案解析全解主编杨春玲王淑娟.docx
- 文档编号:30327812
- 上传时间:2023-08-13
- 格式:DOCX
- 页数:95
- 大小:780.43KB
数字电子技术基本课后答案解析全解主编杨春玲王淑娟.docx
《数字电子技术基本课后答案解析全解主编杨春玲王淑娟.docx》由会员分享,可在线阅读,更多相关《数字电子技术基本课后答案解析全解主编杨春玲王淑娟.docx(95页珍藏版)》请在冰豆网上搜索。
数字电子技术基本课后答案解析全解主编杨春玲王淑娟
第3章逻辑代数及逻辑门
【3-1】填空
1、与模拟信号相比,数字信号的特点是它的
离散性。
一个数字信号只有两种取值分
别表示为0和1。
2、布尔代数中有三种最基本运算:
或和在此基础上又派生出五种
基本运算,分别为与非、或非、异或、同或和与或非。
有”
3、与运算的法则可概述为:
有“0”出0,全“1”出1;类似地或运算的法则为
1”出”1”,全”0”出”0”。
4、摩根定理表示为:
5、函数表达式Y
则其对偶式为丫=
6、根据反演规则,若Y
,则
7、指出下列各式中哪些是四变量
ABCD的最小项和最大项。
在最小项后的(
)里
填入mi,在最大项后的()里填入
Mi,其它填X(i为最小项或最大项的序号)。
(1)A+B+D(X);
(2)
(m7);
(3)ABC(X)
⑷AB(C+D)(X);⑸
(M9);⑹
A+B+CD(X);
8、函数式F=AB+BC+CD写成最小项之和的形式结果应为
(3,6,7,11,12,13,14,15),
写成最大项之积的形式结果应为
0,1,2,4,5,8,9,10)
9、对逻辑运算判断下述说法是否正确,正确者在其后(
)内打对号,反之打Xo
(1)若X+Y=X+Z,贝UY=Z;(X)
(2)若XY=XZ,贝yY=Z;(X)
(3)若XY=XZ,则Y=Z;(V)
【3-2】用代数法化简下列各式
(1)Fi=ABCAB1
(2)F2=ABCD
ABDACD
AD
(3)F3ACABCACDCD
⑷F4aBC(AB
C)(ABC)
ACD
ABC
【3-3】用卡诺图化简下列各式
(1)
F1
BC
AB
ABC
(2)
F2
AB
BC
BC
AB
C
A
B
⑶
F3
AC
AC
BCBC
(4)
F4ABCabdaCd
cd
aBcAcd
AB
Ac
BC
A
d
或
F5
ABC
AC
Abd
(6)
F6AB
cd
ABC
adABC
AB
AC
Bd
A
BC
cd
⑺
F7
AC
AB
BCDbd
abd
Abcd
'(8)
F8
AC
Ac
bdbd
ABDBD
Abcd
Abcd
abcd
abcd
(9)
F9
A(C
D)
BCDACDABCDcdCd
(10)F10=
F10
AC
AbBCD
BEC
dec
Ab
AC
bd
EC
(1)Pi(A,B,C)=
m(0,1,2,5,6,7)ABACBC
⑵P2(A,B,C,D)=
m(0,1,2,3,4,6,7,8,9,10,11,14)
AC
adbcd
⑶P3(A,B,C,D)=
m(0,1,,4,6,8,9,10,12,13,14,15)ABBCADBD
⑷P4(A,B,C,D)=M1?
M
ABCBCD
【3-4】用卡诺图化简下列各式
【3-5】用卡诺图化简下列带有约束条件的逻辑函数
(1)PA,B,C,D
m(3,6,8,9,11,12)d(0,1,2,13,14,15)ACBd
bcD(或AcD)⑵P2(A,B,C,D)=m(0,2,3,4,5,6,11,12)d(8,9,10,13,14,15)BC
bCD
AB+AC=0
(3)P3=Ac__DABcdaBCdadACdBcd(或ABD)⑷P4=ABCDAbCDaB
(ABCD为互相排斥的一组变量,即在任何情况下它们之中不可能两个同时为
【3-6】已知:
丫1=
丫2=
用卡诺图分别求出
解:
先画出Yl和丫2的卡诺图,根据与、或和异或运算规则直接画出
的卡诺图,再化简得到它们的逻辑表达式:
=ABDABcCD
集成门电路
【4-1】填空
1.在数字电路中,
Ui<0,则晶体管
稳态时三极管一般工作在
截止(截止,饱和),此时
4.1中,若
于饱和状态,Ui需满足的条件为b(a.Ui>0;b.—07
Rb
开关(放大,开关)状态。
在图
Uo=3.7V(5V,3.7V,2.3V);欲使晶体管处
VccUi0.7Vcc、
;c.)。
RcRb_
Rc
在电路中其他参数不变的条件下,仅Rb减小时,晶体管的饱和程度
不变);仅Rc减小时,耦,加速,隔直)。
饱和程度减轻(减轻,
加深(减轻,加深,加深,不变)。
图中C的作用是加速(去
G1
A=n
b-L_
G2
G3
图4.2
2.由TTL门组成的电路如图4.2所示,已知它们的输入短路电流为Is=1.6mA,高电
平输入漏电流Ir=403。
试问:
当A=B=1时,G1的灌(拉,灌)电流为3.2mA;A=0
时,Gi的拉(拉,灌)电流为160A。
3.图4.3中示出了某门电路的特性曲线,试据此确定它的下列参数:
输出高电平
Uoh=3V_;输出低电平Uol=0.3V;输入短路电流
Is=1.4mA;高电平输入漏电
流Ir=0.02mA;阈值电平U7=1.5V;开门电平
Uon=1.5V;关门电平Uoff=
1.5V;低电平噪声容限Unl=1.2V;高电平噪声容限
Unh=1.5V;最大灌电流IoLMax=
15mA;扇出系数No=10O
Uo牛
3V-
0.3V
O
1.5VUi
图4.3
0.3V
15mAIOL
4.TTL门电路输入端悬空时,
应视为高电平(高电平,低电平,
不定)
;此时如用万用
表测量输入端的电压,读数约为
1.4V(3.5V,0V,1.4V)。
5•集电极开路门(0C门)
在使用时须在输出与电源,输出与地,输出与输入,输出与电源)之间接一电阻。
6.CMOS门电路的特点:
静态功耗极低(很大,极低);而动态功耗随着工作频率的提高而增加(增加,减小,不变);输入电阻很大(很大,很小);噪声容限瓦(高,低,等)于TTL门
【4-2】电路如图4.4(a)〜(f)所示,试写出其逻辑函数的表达式。
解:
(a)
(d)
【4-3】
门电路,
解:
F1
TTL
A—
B——
F4
100k
(d)
Fi
(b)
F2
F4
AB(e)
F5
TTL
A—
B—
L
100
(b)
F2
CMOS
A
B
F5
10k
(e)
图4.4
(c)F3
(f)F6
F3
TTL
100k
(f)
图4.5中各电路中凡是能实现非功能的要打对号,否则打X。
图
图(b)为CMOS门电路。
A—
5V—
ArO
[100
士V
A
A工
A-
£
rMX
(a)
TG
(b)
图4.5
yC>F6
⑻为TTL
1M
A
【4-4】要实现图4.6中各TTL门电路输出端所示的逻辑关系各门电路的接法是否正
确?
如不正确,请予更正。
解:
FA㊉B㊉C
ABC
AO
ABCD
CO
(c)
FAB
(b)
ABCD
图4.6
【4-5】TTL三态门电路如图4.7(a)所示,在图(b)所示输入波形的情况下,画出F端的波形。
(a)
C
(b)
图4.7
当C0时,FABAB。
解:
当C1时,FAB;
于是,逻辑表达式FABC(AB)C
F的波形见解图所示。
A—
!
1
!
r
B—
1I
!
卜
C
F
H
【4-6】图4.8所示电路中Gi为TTL三态门,G2为TTL与非门,万用表的内阻20kQ/V,
量程5V。
当C=1或C=0以及S通或断等不同情况下,Uoi和Uo2的电位各是多少?
请填
入表中,如果G2的悬空的输入端改接至0.3V,上述结果将有何变化?
UO2
解:
C
S通
S断
1
UO1=1.4V
Uo1=0V
1
UO2=0.3V
Uo2=0.3V
0
UO1=3.6V
UO1=3.6V
0
UO2=0.3V
UO2=0.3V
结果如下表
C
S通
S断
1
UO1=0.3V
UO1=0V
1
Uo2=3.6V
Uo2=3.6V
0
UO1=3.6V
UO1=3.6V
0
Uo2=3.6V
Uo2=3.6V
若G2的悬空的输入端接至0.3V,
【4-7】已知TTL逻辑门UoH=3V,Uol=0.3V,阈值电平Ut=1.4V,试求图4.9电路中各
电压表的读数。
解:
电压表读数Vi=1.4V,V2=1.4V,V3=0.3V,V4=3V,V5=0.3V。
【4-8】如图4.10(a)所示CMOS
请画出F端的波形。
电路,已知各输入波形A、B、C如图(b)所示,R=10k
解:
当C=0
答案见下图。
F
时,输出端逻辑表达式为
AB——
rLJ
(b)
图4.10
F=AB;当C=1时,F=A,即,F=ABC+AC。
1
•
19
d
rx
J
3
[
JTL
■
f
■
3_
F
!
Lh
A
B
C
F
【4-9】由CMOS传输门和反相器构成的电路如图4.11(a)所示,试画出在图(b)波形作用下
的输出Uo的波形(Uii=10VUi2=5V)
Ui1
厂TG
Uo
U|2
TG
(a)
图4.11
解:
输出波形见解图。
aC
10V
*t
(b)
C.
第5章组合数字电路
【5-1】分析图5.1所示电路的逻辑功能,写出输出的逻辑表达式,列出真值表,说明其逻辑功能。
Y
图5.1
解:
YABCAbCABCABC
m(0,3,5,6)ABC
【5-2】逻辑电路如图5.2
所示:
1.写出
S、C、P、L的函数表达式;
2.当取
C作为电路的输出时,此电路的逻辑功能是什么?
S
图5.2
PL
【5-2】解:
1.S
X(YZ)YZXYXZYZ
L=YZ
2.当取S和C作为电路的输出时,此电路为全加器。
【5-3】图5.3是由3线/8线译码器74LS138
和与非门构成的电路,试写出Pi和P2的表
达式,列出真值表,说明其逻辑功能。
Pi
P2
解:
m(0,7)ABCABC
【5-4】图
m(1,2,3,4,5,6)ABBeaC或P2ABBCAC
5.4是由八选一数据选择器构成的电路,试写出当
GiGo为各种不同的取值时
的输出Y的表达式。
2拂
MUX
74LS151
EN0
)12345
56
7
I
1
"1"
J———
Y
图5.4
G1
Go
A一
解:
结果如表A5.4所示。
表A5.4
G1
G0
Y
0
0
A
0
1
AB
1
0
AB
1
1
AB
【5-5】用与非门实现下列逻辑关系,要求电路最简。
F2
m(3,7,11,12,13,15)
F3
m(3,7,12,13,14,15)
解:
卡诺图化简如图A5.5所示。
P1、CD
A亠00
01
11
10
00
0
0
0
0
01
0
0
0
0
11
(1
1
'11
1)
10
0
0
J
0
00
0
0
0
0
0
u
0
(1
1)
0
0
0
0
01
11
10
图A5.5
00011110
00
0
0
0
0
0
J
0
(1
1
1
1)
0
0
0
0
01
11
10
00011110
PABACD
P2
ABCACDACD
F3
ABACD
将上述函数表达式转换为与非式,可用与非门实现,图略。
【5-6】某水仓装有大小两台水泵排水,如图5.6所示。
试设计一个水泵启动、停止逻辑
控制电路。
具体要求是当水位在H以上时,大小水泵同时开动;水位在H、M之间时,只
开大泵;水位在M、L之间时,只开小泵;水位在L以下时,停止排水。
(列出真值表,写
出与或非型表达式,用与或非门实现,注意约束项的使用)
解:
1.真值表如表A5.6所示;
表A5.6
HML
F2F1
000
00
001
01
010
XX
011
10
100
XX
101
XX
110
XX
111
11
2.卡诺图化简如图A5.6所示;
3.表达式为
F2M
F,MLHMHLH
或按虚线框化简可得FiHML。
图略。
【5-7】仿照全加器设计一个全减器,被减数
A,减数B,低位借位信号J0,
差D,向咼
位的借位J,要求:
1.列出真值表,写出D、J的表达式;
用二输入与非门实现;
用最小项译码器74LS138实现;
用双四选一数据选择器实现。
解:
1.设被减数为A,减数为B,低位借位为Jo,差为D,借位为J。
列真值表如表A5.7
所示。
表A5.7
ABJo
DJ
000
00
001
11
010
11
011
01
100
10
101
00
110
00
111
11
化简可得
m(1,2,4,7)ABJo
2.用二输入与非门实现的逻辑图见图
3.用74LS138实现的逻辑图见图
m(1,2,3,7)ABJo
A5.7(a)。
A5.7(b)。
4.用双四选一数据选择器实现的逻辑图见图
Ab
A5.7(c)。
D
图
A——
B——
Jo
A5.7
【5-8】设计一组合数字电路,输入为四位二进制码
1'Lg_0mux
0rG374LS153
1D2D
ENi0123EN20123
IE
(C)
B3B2B1B0,当B3B2B1B0是BCD8421
码时输出Y=1;否则Y=0。
列出真值表,写出与或非型表达式,用集电极开路门实现。
解:
1.根据题意直接填写函数卡诺图,如图
的与或非式
A5.8(a)所示。
化简为0的最小项,可得输出Y
B3B2B3B1
2.用集电极开路门实现的逻辑图见图
A5.8(b)。
00
1
1
1
1
1
1
1
1
(0
0
吟
1
1
<0
0丿
01
11
10
(a)
0
00011110
+Vcc
V
R
B1
B3
B2'
(b)
图A5.8
【5-9】试用最小项译码器74LS138和和一片74LS00实现逻辑函数
解:
R(AB)
P2(A,B)
m(0,3)
m(1,2,3)
BIN/OCT
0
1
2
"1"
EN
0
1
2
3
4
5
6
7
P2
图A5.10
【5-10】试用集成四位全加器74LS283和二输入与非门实现BCD8421码到BCD5421
码的转换。
解:
将BCD8421码转换为BCD5421码时,则前五个数码不需改变,后五个数码需要加3,
如表A5.11所示。
表A5.11
A3
被加数(BCD8421)
A0
B3
加数
B0
和(BCD5421)
A2
A1
B2
B1
S3
S2
S1
S0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
1
0
0
1
0
0
0
0
0
0
0
1
0
0
0
1
1
0
0
0
0
0
0
1
1
0
1
0
0
0
0
0
0
0
1
0
0
0
1
0
1
0
0
1
1
1
0
0
0
0
1
1
0
0
0
1
1
1
0
0
1
0
1
1
1
0
0
1
1
1
0
1
0
1
0
0
0
0
0
1
1
1
0
1
1
1
0
0
1
0
0
1
1
1
1
0
0
由表可得74LS283的加数低两位的卡诺图,见图A5.11(a)所示。
设BCD8421码输入
为DCBA,则化简可得
B1=B。
=D+CB+CA=DCBCA
B1/B
S3S2Sso
00
00
01
11
10
Co
Bo
01
C4
74LS283
A3A2a1AoB3B2B1
图A5.11
【5-11】设计一个多功能组合数字电路,
实现表5.1所示逻辑功能。
表中C1,Co为功能
选择输入信号;A、B为输入变量;F为输出。
1、列出真值表,写出F的表达式;
2、用八选一数据选择器和门电路实现。
表5.1
C1
Co
F
0
0
A+B
0
1
AB
1
0
AB
1
1
AB
解:
1.输出F的表达式为
Fc0AbC0aBC1AB
CqABGCoAB
2.用八选一数据选择器和门电路实现逻辑图如图
A5.12所示。
图中
D2=O;D5=D6=B
D0=D3=D4=D7=B;D1=1;
图A5.12
【5-12】电路如图
5.12(a)所示。
1.写出L,Q,
G的表达式,列出真值表,说明它完成什么逻辑功能。
2.用图5.12(a)
、(b)所示电路构成五位数码比较器。
Q
(a)
图5.12
解:
1.输出函数表达式为
LAB
GAB
ABAB
该电路为一位数码比较器。
2.将一位数码比较器的输出
L、
Q、G接到74LS85的串行输入端即可。
【5-14】解:
A5.14。
设合格为“1”,通过为“1”;反之为“0”。
根据题意,列真值表见表
表A5.14
ABC
F
000
0
001
0
010
0
011
0
100
0
101
1
110
1
111
1
化简可得
A为主评判员,B和
【5-13】某汽车驾驶员培训班进行结业考试,有三名评判员,其中
C为副评判员。
在评判时,按照少数服从多数的原则通过,但主评判员认为合格,方可通过。
用与非门组成的逻辑电路实现此评判规定。
解:
A5.14。
设合格为“1”,通过为“1”;反之为“0”。
根据题意,列真值表见表
表A5.14
ABC
F
000
0
001
0
010
0
011
0
100
0
101
1
110
1
111
1
化简可得
FABACAB.AC
【5-14】分析图P5.16所示电路中,当A、B、C、D只有一个改变状态时,是否存在竞
争冒险现象?
如果存在,都发生在其他变量为何种取值的情况下?
Y
解:
由图可知表达式为
当B=0且C=D=1时:
Y=AA
当A=D=1且C=0时:
Y=B+
当B=1,D=0或A=0,B=D=1时:
Y=C+C
当A=0,C=1或A=C=1,B=0时:
Y=D+D
第6章触发器
【6-1】已知由与非门构成的基本RS触发器的直接置“0”端和直接置“1”端的输入
波形如图6.1所示,试画出触发器Q端和Q端的波形。
RdII
Sd
图6.1
解:
基本RS触发器Q端和Q端的波形可按真值表确定,要注意的是,当Rd和Sd同时为“0”时,Q端和Q端都等于“1”。
Rd和Sd同时撤消,即同时变为“1”时,Q端和Q端的状态不定。
见图6.1(b)所示,图中Q端和Q端的最右侧的虚线表示状态不定。
爲I—
Sd
不定状态
【6-2】
图6.1(b)题6-1答案的波形图
触发器电路如图6.2(a)所示,在图(b)中画出电路的输出端波形,设触发器初态
为“0”。
Q
Q
(a)
Rj
a广
Q
Q
(b)
图6.2
解:
此题是由或非门构成的RS触发器,工作原理与由与非门构成的基本RS触发器
样,只不过此电路对输入触发信号是高电平有效。
参照题6-1的求解方法,即可画出输出
端的波形,见图6.2(c)。
Rd_Sd」Q」qH
FL
厂]匚…J不定状态
图6.2(c)
【6-3】试画出图6.3所示的电路,在给定输入时钟作用下的输出波形,设触发器的初态为“0”。
CP
-1J C1 _1KQ «S Oz CP_rTJT_rLT~^T_rm^iL 图6.3 解: 见图6.3(b)所示,此电路可获得双相时钟。 CP_II—I厂 Q 11 1 Q 11 11 n1 Y rnr 1r n Z rn rn n 图6.3(b) 【6-4】分析图6.4所示电路,列出真
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 数字 电子技术 基本 课后 答案 解析 主编 杨春玲王淑娟
![提示](https://static.bdocx.com/images/bang_tan.gif)