可预置30S的定时显示报警系统课设之欧阳德创编.docx

可预置30S的定时显示报警系统课设之欧阳德创编.docx

《可预置30S的定时显示报警系统课设之欧阳德创编.docx》由会员分享，可在线阅读，更多相关《可预置30S的定时显示报警系统课设之欧阳德创编.docx（27页珍藏版）》请在冰豆网上搜索。

可预置30S的定时显示报警系统课设之欧阳德创编

沈阳工程学院

时间：

2021.03.07

创作：

欧阳德

课程设计

设计题目：

可预置30S的定时显示报警系统

系别自动化学院班级测本

学生姓名学号

指导教师职称讲师

起止日期：

2014年9月1日起——至2014年9月5日止

沈阳工程学院

课程设计任务书

课程设计题目：

可预置30S的

定时显示报警系统

系别自动化学院班级

学生姓名

学号

指导教师职称讲师

课程设计进行地点：

F303

任务下达时间：

2014年8月31日

起止日期：

2014年9月1日起——至9月5日止

教研室主任2014年8月31日批准

课程设计（论文）任务书I

沈阳工程学院II

数字电子技术课程设计成绩评定表II

中文摘要1

1.1设计题目：

可预置的显示报警系统之二2

1.2设计要求2

1.2.1设计目的2

1.2.2基本要求2

1.2.3发挥部分2

2设计思路3

3设计方框图4

4各部分电路设计及参数计算5

4.1振荡器5

4.2分频器6

4.3计数器7

4.4报警电路9

4.5锁存器9

4.6译码器11

4.7显示器13

5工作过程分析14

6元器件清单15

7主要元器件介绍16

7.1555定时多谐振荡器16

7.2计数器17

7.3译码器18

小结20

致谢21

参考文献22

附录A1逻辑电路图23

课程设计（论文）任务书

1．设计题目：

可预置的定时显示报警系统

1.1设计目的：

（1）掌握可预置的定时显示报警系统的构成、原理与设计方法；

（2）熟悉集成电路的使用方法。

1.2基本要求：

（1）设计一个可预置30秒的显示报警系统；

（2）要求预置30秒减到0秒报警（也可预置0秒加到30秒报警）；

（3）每隔5秒显示一次时间（30秒、25秒，……，0秒显示），系统能准确地预置和清零；

（4）可控制的计数、（锁存、）译码、显示系统。

1.3发挥部分：

（1）双报警电路（启动与到时各报警一次）；

（2）单报警电路（到时报警一次）；

（3）其他。

2．设计过程的基本要求：

2.1基本部分必须完成，发挥部分可以在已给的或自己寻找的资料范围内任选1-2个方向：

2.2符合设计要求的报告一份，其中包括逻辑电路图、实际接线图各一份；

2.3设计过程的资料、草稿要求保留并随设计报告一起上交；

3．报告的基本要求：

3.1蓝黑色或黑色钢笔或碳素笔书写，不允许用圆珠笔。

项目齐全、字迹工整，有条件的可以打印，不少于3000字，有条件的可打印，不允许复印。

3.2装订顺序：

封面、任务书、成绩评定表、中文摘要、关键词、目录、正文（正文的具体要求按老师讲课要求）、致谢、参考文献、附录（逻辑电路图与实际接线图）。

4.时间进度安排：

顺序

阶段日期

计划完成内容

备注

1

2014.9.01

主要设计内容，原始框图

打分

2

2014.9.02

框图及初步原理图完成情况

打分

3

2014.9.03

逻辑原理图；书写设计报告

打分

4

2014.9.04

总体逻辑图

打分

5

2014.9.05

答辩、报告

打分

2014-9-1

沈阳工程学院

数字电子技术课程设计成绩评定表

系（部）：

自动化学院班级：

学生姓名：

指导教师评审意见

评价

内容

具体要求

权重

评分

加权分

调研

论证

能独立查阅文献,收集资料；能制定课程设计方案和日程安排。

0.1

5

4

3

2

工作能力

态度

工作态度认真，遵守纪律，出勤情况是否良好，能够独立完成设计工作，

0.2

5

4

3

2

工作量

按期圆满完成规定的设计任务，工作量饱满，难度适宜。

0.2

5

4

3

2

说明书的质量

说明书立论正确，论述充分，结论严谨合理，文字通顺，技术用语准确，符号统一，编号齐全，图表完备，书写工整规范。

0.5

5

4

3

2

指导教师评审成绩

（加权分合计乘以12）

分

加权分合计

指导教师签名：

年月日

评阅教师评审意见

评价

内容

具体要求

权重

评分

加权分

查阅

文献

查阅文献有一定广泛性；有综合归纳资料的能力

0.2

5

4

3

2

工作量

工作量饱满，难度适中。

0.5

5

4

3

2

说明书的质量

说明书立论正确，论述充分，结论严谨合理，文字通顺，技术用语准确，符号统一，编号齐全，图表完备，书写工整规范。

0.3

5

4

3

2

评阅教师评审成绩

（加权分合计乘以8）

分

加权分合计

评阅教师签名：

年月日

课程设计总评成绩

分

中文摘要

我设计的是一个30S定时显示报警系统，该电路主要由振荡器，分频器，计数器，报警器，锁存器，译码器，显示器组成。

其中振荡器采用555定时器，由于其频率高故需分频，分频器采用JKFF，分频后的输出频率为1Hz，振荡器和分频器相当于信号源，为电路提供脉冲信号。

分频器输出端连接计数器输入端，本电路计数器采用的是74LVC161，计数器每遇到一个上升沿时计数一次，个位的计数器为十进制，十为计数器为3进制。

个位计到9后变为0，十的计数器加1，十位计到2后变为0，如此便使计数器从00到29循环计数。

计数器输出端通过或非门连接到报警电路，当计数器各位均为0时，报警器报警。

报警电路由电源，三极管放大器以及报警器组成。

计数器输出端另接锁存器，锁存器采用两个或非门，一个或门和一个RS锁存器共同组成，当计数器为0或5时，RS锁存器的Q端输出高电势，输出高电势的Q端与7448译码器使能端连接，故计数器每计数5S，译码器使能端输入一次高电势，显示器就能每隔5S显示一次。

关键词可预置，显示，报警

1.1设计题目：

可预置的显示报警系统之二

1.2设计要求

（1）基本部分必须完成，发挥部分可以在已给的或自己寻找的资料范围内任选1-2个方向：

（2）符合设计要求的报告一份，其中包括逻辑电路图、实际接线图各一份；

（3）设计过程的资料、草稿要求保留并随设计报告一起上交；

1.2.1设计目的

（1）掌握可预置的定时显示报警系统的构成、原理与设计方法；

（2）熟悉集成电路的使用方法。

1.2.2基本要求

（1）设计一个可预置30秒的显示报警系统；

（2）要求预置30秒加到0秒报警；

（3）每隔5秒显示一次时间（30秒、25秒，……，0秒显示），系统能准确地预置和清零；

（4）可控制的计数、（锁存、）译码、显示系统。

1.2.3发挥部分

（1）双报警电路（启动与到时各报警一次）；

（2）单报警电路（到时报警一次）；

（3）其他。

2设计思路

可预置30S的定时显示报警系统设计的整体思路，首先需要一个能产生方波脉冲的信号源为电路提供输入信号，然后是计时用的计数器，接下来就需要显示特定时间，并使报警器在30S时报警。

信号源的确定。

查找资料发现555定时器可产生方波脉冲，但由于其频率为1Hz时不能起振，故需要根据555定时器频率计算公式调整合适的电阻，使之能够起振。

但发现此时的频率过大，不能使计数器准确计时，故需要分频器将频率降低到1Hz。

发现JK触发器的JK端均接1时，每一个下降沿都会翻转一次，实现二分频，多个JK触发器串连在一起便可实现四分频，八分频……根据计算最终确定R1为24.7kΩ，R2为10kΩ，C为0.143μF，串联八个JK触发器。

计数器的确定。

查找资料及听讲的上课内容可决定计数器用74LVC161，根据74LVC161计数器的特点可连接成一个00至29的30S计数器。

但若直接接在显示器则没一个数值均会由显示器显示出来，故需要一个锁存器选择输出到译码显示器的数值，查资料可决定用门电路和RS锁存器共同组成锁存部分，当计数器为0或5时，锁存器输出高电势，译码器接通显示数值。

报警器。

计数器的输出接BJT基极放大，另两端接电源和报警器组成报警电路。

译码显示器的确定。

译码显示器种类很多，根据老师上课所讲内容以及所查资料决定用7448译码器。

3设计方框图

4各部分电路设计及参数计算

4.1振荡器

用555定时器组成的多谐振荡器如图4.1所示，波形如图4.2所示。

接通电源后，电容C1被充电，当

上升到2Vcc/3时，使

为低电平，同时放点三极管T导通，此时电容C1通过

和T放电，

下降。

当

下降到Vcc/3时，

反转为高电平。

电容C1放电所需的时间为

当放电结束后，T截止，Vcc将通过

向电容器C1充电，

由Vcc/3上升到2Vcc/3所需的时间为

当

上升到2Vcc/3时，电路又翻转为低电平。

由此周而复始，于是，在电路的输出端就得到一个周期性的矩形波。

电路的振荡频率为

图4.1

图4.2

根据频率计算公式

，可使电容为0.143μF，为了使振荡器能够起振且频率不太大，减少分频器的使用取

=24.7kΩ，

=10kΩ

4.2分频器

JK触发器的JK端均接1时，CP端每遇输入波形的下降沿时会翻转一次，从而进行分频，在电路中的连接方式如图4.3，波形如图4.4

图4.3

图4.4

JK触发器的功能表如表4.1所示

CP

J

K

↓

0

0

不变

↓

0

1

0

↓

1

0

1

↓

1

1

翻转

表4.1

由JK触发器的功能表可看出，当J=1，K=0时，触发器的下一状态将被置1；当J=0，K=1时，将被置0；J=K=0时，触发器状态保持不变；J=K=1时，触发器翻转。

在所以类型的触发器中，JK触发器具有最强的逻辑功能，它能执行置1，置0，不变和翻转四种操作，并可用简单的简单的附加电路转化为其他功能的触发器，因此在数字电路中有较广泛的应用。

本分频器根据振荡器的频率进行分频，当串联8个JK触发器时，可使输出端输出的频率为1Hz，故这里采用8个JK触发器进行分频。

4.3计数器

161是可预置、可保持同步的四位二进制加法计数器。

161有TTL系列中的54/74161、54/74LS161和54/74/F161以及CMOS系列中的54/74HC161、54/74HCT161等。

（1）清0。

当清0端Rd=0时，使计数器清0，即使QaQbQcQd=0000。

（2）置数。

当预置端Ld=0，而Rd=1时，在置数输入端A、B、C和D预置某个外加数。

（3）当CP上升沿到达时，可将数据A、B、C、D送到相应触发器输入端，使QaQbQcQd=ABCD，完成置数功能。

（4）计数。

当Rd=Ld=Ep=Et=1时，输入计数脉冲CP，电路状态二进制自然序依次递增1，直到QdQcQbQa=1111时，进位输出端RCO输出高电平进位信号RCO=1。

（5）保持。

当Rd=Ld=1，同时使能端Ep或Et中有一个为0时，无论有计数脉冲CP

（6）送入，计数器状态均不会发生变化。

利用一片161和一个非门，就可以构成N〈=16的任意进制计数器，利用多片161可以在不增加外部器件的条件下，构成同步多级二进制计数器。

本电路中74161计数器采用的是十进制，电路如图4.5所示

图4.5

图4.5所示的十进制计数器，是借助74LVC161的异步清零功能实现的。

74LVC161从0000状态开始计数，当第十个CP脉冲上升沿到达时，输出

=1010，通过一个与非门译码后，反馈给

端一个清零信号，立即使

返回到0000状态。

此刻，产生清零信号的条件已消失，

端随之变为高电平，74LVC161重新从0000状态开始新的计数周期。

这样就跳过了1010--1111六个状态，构成十进制计数器。

需要说明的是，电路是在进入1010状态后，才立即被置成0000状态的，即1010状态会在极短的瞬间存在。

计数器波形如图4.6所示

图4.6

其功能表如表4.2所示

CP

Q3

Q2

Q1

Q0

0

0

0

0

0

1

0

0

0

1

2

0

0

1

0

3

0

0

1

1

4

0

1

0

0

5

0

1

0

1

6

0

1

1

0

7

0

1

1

1

8

1

0

0

0

9

1

0

0

1

表4.2

此时74161计数器为十进制计数器，可进行十进制的计数。

4.4报警电路

报警电路利用的是BJT放大信号，将放大信号传给报警器。

当来自计数器的信号为000000时，信号经过与非门传给BJT的基极，然后接通报警器并连接电源，电源为报警器提供电压。

电路如图4.7所示

图4.7

4.5锁存器

本电路锁存器是利用两个或非门，一个或门和一个SR锁存器构成，其对于计数器输出信号可以进行选择，当计数器1，即计数个位数字的计数器为0或5时，信号能够通过三个门电路并为SR锁存器输入1，使SR锁存器能够输出1，当计数器为其他值时SR锁存器输出为0。

SR锁存器是一种具有简单功能的双稳态存储电路，电路有两个输入端，其中S端为置1端，R端为复位端或清零端。

SR锁存器的功能表如表4.3所示

S

R

Q

状态

0

0

不变

不变

保持

0

1

0

1

0

1

0

1

0

1

1

1

0

0

不确定

表4.3

该电路锁存器整体构成如图4.8所示

图4.8

其整体的功能表如表4.4所示

A3

A2

A1

A0

s

0

0

0

0

1

0

0

0

1

0

0

0

1

0

0

0

0

1

1

0

0

1

0

0

0

0

1

0

1

1

0

1

1

0

0

0

1

1

1

0

1

0

0

0

0

1

0

0

1

0

表4.4

其波形如图4.9所示

图4.9

4.6译码器

7448七段显示译码器输出高电平有效，用以驱动共阴极显示器。

该集成显示译码器设有多个辅助控制端，以增强器件的功能。

7448的功能表如表4.5所示，它有3个辅助控制端LT、RBI、BI/RBO,现简要说明如下：

1.灭灯输入BI/RBO

BI/RBO是特殊控制端，有时作为输入，有时作为输出。

当BI/RBO作输入使用且BI＝0时，无论其它输入端是什么电平，所有各段输入a～g均为0，所以字形熄灭。

2.试灯输入LT

当LT＝0时，BI/RBO是输出端，且RBO＝1，此时无论其它输入端是什么状态，所有各段输出a～g均为1,显示字形8。

该输入端常用于检查7488本身及显示器的好坏。

LT

RBI

D

C

B

A

RI/RBO

a

b

c

d

e

f

g

H

H

L

L

L

L

H

H

H

H

H

H

H

L

H

×

L

L

L

H

H

L

H

H

L

L

L

L

H

×

L

L

H

L

H

H

H

L

H

H

L

H

H

×

L

L

H

H

H

H

H

H

H

L

L

H

H

×

L

H

L

L

H

L

H

H

L

L

H

H

H

×

L

H

L

H

H

H

L

H

H

L

H

H

H

×

L

H

H

L

H

L

L

H

H

H

H

H

H

×

L

H

H

H

H

H

H

H

L

L

L

L

H

×

H

L

L

L

H

H

H

H

H

H

H

H

H

×

H

L

L

H

H

H

H

H

H

L

H

H

表4.5

3.动态灭零输入RBI

当LT＝1，RBI＝0且输入代码DCBA＝0000时，各段输出a～g均为低电平，与BCD码相应的字形熄灭，故称“灭零”。

利用LT=1与RBI=0可以实现某一位的“消隐”。

此时BI/RBO是输出端，且RBO=0。

4.动态灭零输出RBO

BI/RBO作为输出使用时，受控于LT和RBI。

当LT＝1且RBI＝0，输入代码DCBA=0000时，RBO=0；若LT=0或者LT＝1且RBI＝1，则RBO=1。

该端主要用于显示多位数字时，多个译码器之间的连接。

从功能表还可看出，对输入代码0000，译码条件是：

LT和RBI同时等于1，而对其它输入代码则仅要求LT＝1，这时候，译码器各段a～g输出的电平是由输入BCD码决定的，并且满足显示字形的要求。

电路中译码器如图4.10

图4.10

4.7显示器

显示器如图4.11所示，为共阴极显示器

图4.11

5工作过程分析

该电路有振荡器，分频器，计数器，报警器，锁存器，译码器，显示器组成，该电路的工作程序如下：

首先，接通电源后，555定时器组成的振荡器起振，一段时间后产生稳定的方波脉冲。

脉冲经过由JK触发器组成的分频器后，高电势与低电势持续的时间相同且稳定，周期也一定。

经过分频器的脉冲为1Hz，进入74161计数器后每一秒计数一次，个位达到1010即9后即刻变为0，而十位加1，当十位为0010即2时，再加1就变为0，同时个位数字也均为0，与非门接通，报警器报警。

并且当个位数字为0000或0101即0或5时信号通过锁存器，锁存器接7448译码器的LT端，信号通过锁存器输入LT的为高电势，译码器接通工作，显示器就能显示此时输入的数字，即5的倍数。

6元器件清单

序号

元器件名称

元件型号

元件作用

数量

1

555定时器

NE555

产生脉冲

1

2

触发器

JK

分频

8

3

计数器

74LVC161

计数

2

4

锁存器

SR

锁存

1

5

三极管

NPN

放大

1

6

译码器

7448

译码

2

7

显示器

共阴极LED

显示

2

8

电阻

24.7kΩ

限流

1

9

电阻

10kΩ

限流

1

10

电容

0.143μF

调脉冲

1

7主要元器件介绍

7.1555定时多谐振荡器

555定时器的介绍

555定时器是目前应用最多的一种时基电路，电路功能灵活，使用范围广，只要在外部配上几个阻容元件，就可以构成单稳、多谐和施密特电路。

因而在定时、检测、控制、报警等方面都有广泛的应用。

典型的TTL定时器有5G555、CMOS定时器有CC7555、CC7556（双定时）。

下面以CMOS产品CC7555为例进行分析。

555定时器的电路内部结构及工作原理

图中为CC7555定时器内部结构的简化原理图。

它包括两个电压比较器C1和C2、一个RS触发器、一个放大管V、三个5k电阻构成的分压电路和由两个反相器构成的输出缓冲级。

R为触发器的直接复位端。

定时器锝工作主要取决于比较器，比较器的输出控制RS触发器和放电管V的状态。

当加上电源Vdd后，比较器C1的反相输入端即控制端（CO）的电压为2Vdd/3；比较器C2的同向输入端电压为Vdd/3。

当阀值输入端（TH）即比较器C1的同向输入端相位高与2Vdd/3时，比较器C1输出高电平，使RS触发器置0，输出Q=0，而Q/=1使放电管V导通。

当触发输入端（/TR）即比较器C2的相反输入端电位低于Vdd/3时，比较器C2输出高电平，使RS触发器置1，输出Q=1，而/Q=0使放电管V截止。

当阀值输入端TH电位低于2Vdd/3，触发输入端/TR电位高于Vdd/3时，比较器C1、输出均为0，即R、S端均为0，输出维持不变。

如果在控制端（CO端）外加一控制电压，可改变电路的阀值输入电压和触发输入电压。

555定时器的功能如表所示。

输入

输出

TH

TR（非）

R（非）

OUT

开关V

×

>2/3Vdd

<2/3Vdd

<2/3Vdd

×

>1/3Vdd

>1/3Vdd

<1/3Vdd

0

1

1

1

0

0

原状态

1

接通

接通

原状态

断开

电路中的定时器

555定时器的工作波形

7.2计数器

74LVC161是一种典型的高性能，低功耗CMOS4位同步二进制加计数器，它可在1.2--3.6V电源电压范围内工作，其所有逻辑输入端都可耐受高达5.5V的电压，因此，在电源电压为3.3V时可直接与5V供电的TTL逻辑电路接口。

他的工作速度很高，从输入时钟脉冲CP上升沿到

输出的典型延长时间为3.9ns，最高时钟工作频率可达200MHz。

74LVC161功能表

输入

输出

CPCR非PE非CEPCET

D3D2D1D0

Q3Q2Q1Q0

×L×××

××××

LLLL

↑HL××

D3D2D1D0

D3D2D1D0

×HHL×

××××

保持

×HH×H

××××

保持

↑HHHH

××××

计数

7.3译码器

7448七段显示译码器输出高电平有效，用以驱动共阴极显示器。

该集成显示译码器设有多个辅助控制端，以增强器件的功能。

7448的功能表如下表所示，它有3个辅助控制端LT、RBI、BI/RBO,现简要说明如下：

1.灭灯输入BI/RBO

BI/RBO是特殊控制端，有时作为输入，有时作为输出。

当BI/RBO作输入使用且BI＝0时，无论其它输入端是什么电平，所有各段输入a～g均为0，所以字形熄灭。

2.试灯输入LT

当LT＝0时，BI/RBO是输出端，且RBO＝1，此时无论其它输入端是什么状态，所有各段输出a～g均为1,显示字形8。

该输入端常用于检查7488本身及显示器的好坏。

LT

RBI

D

C

B

A

RI/RBO

a

b

c

d

e

f

g

H

H

L

L

L

L

H

H

H

H

H

H

H

L

H

×

L

L

L

H

H

L

H

H

L

L

L

L

H

×

L

L

H

L

H

H

H

L

H

H

L

H

H

×

L

L

H

H

H

H

H

H

H

L

L

H

H

×

L

H

L

L

H

L

H

H

L

L

H

H

H

×

L

H

L

H

H

H

L

H

H

L

H

H

H

×

L

H

H

L

H

L

L

H

H

H

H

H

H

×

L

H

H

H

H

H

H

H

L

L

L

L

H

×

H

L

L

L

H

H

H

H

H

H

H

H

H

×

H

L

L

H

H

H

H

H

H

L

H

H

3.动态灭零输入RBI

当LT＝1