DSP芯片特点及选择.docx
- 文档编号:3024999
- 上传时间:2022-11-17
- 格式:DOCX
- 页数:13
- 大小:41.17KB
DSP芯片特点及选择.docx
《DSP芯片特点及选择.docx》由会员分享,可在线阅读,更多相关《DSP芯片特点及选择.docx(13页珍藏版)》请在冰豆网上搜索。
DSP芯片特点及选择
6DSP芯片特点及选择
DSP(DigitalSignalProceccing)芯片也称为数字信号处理器,它是仿真系统硬件构成的核心器件,它的性能对仿真功能的实现非常重要。
只有选定3DSP芯片,才能设计其外围电路及系统的其它电路。
总的来说,DSP芯片的选择应根据仿真系统的规模,运算速度、存贮容量而定,但一般来说,选择DSP芯片时应考虑到如下因素[2]
(1)DSP芯片的运算速度。
运算速度是DSP芯片的一个最重要的性能指标,也是选择DSP芯片时所需要考虑的一个主要因素。
DSP芯片的运算速度可以用以下几种性能指标来衡量:
a.指令周期(执行一条指令所需的时间)。
b.MAC时间(一次乘法加上一次加法的时间)。
c.FFT执行时间(运行一个N点FFT程序所需的时间)。
d.MIPS(每秒执行百万条指令)。
e.MOPS(每秒执行百万次操作)。
f.MFLOPTS(每秒执行百万次浮点操作)。
g.BOPS(每秒执行十亿次操作)。
(2)DSP芯片的价格。
(3)DSP芯片的硬件资源。
(4)DSP芯片的运算精度。
(5)DSP芯片的开发工具。
(6)DSP芯片的功耗。
一般而言,定点DSP芯片的价格较便宜,功耗较低,但运算精度稍低。
而浮点DSP芯片的优点是运称精度高,用C语言编程方便,开发周期短,但价格和功耗相对较高。
6.1DSP芯片的特点和种类
DSP芯片是一种特别适合于进行数字信号处理运算的微处理器,其主要应用是实时快速地实现各种数字信号处理算法,一般具有如下主要特点[2]:
(1)在一个指令周期内可完成一次乘法和一次加法;
(2)程序和数据空间分开,可以同时访问指令和数据;
(3)片内具有快速RAM,通常可通过独立的数据总线在两块中同时访问;
(4)具有低开销或无开销循环及跳转的硬件支持;
(5)快速的中断处理和硬件I/O支持;
(6)具有在单周期内操作的多个硬件地址产生器;
(7)可以并行执行多个操作;
(8)支持流水线操作,使取指、译码和执行等操作可以重叠执行。
从1978年出现的第一个单片DSP以来,DSP芯片在这20几年来得到了高速发展,DSP芯片的应用也越来越广泛,根据其用途可分为通用型DSP芯片和专用型DSP芯片;按基础特性分为静态DSP芯片和一致性DSP芯片;按数据格式分为定点DSP芯片和浮点DSP芯片。
美国德州仪器公司(TexasInstruments,简称TI)推出的TMS系列DSP芯片已经成为当今世界上最有影响的DSP芯片[2],TI公司在1982年推出第一代DSP芯片TMS3201×、TMS320C1X系列,随后推出第二代DSP芯片TMS3202×、TMS320C2X系列,第三代DSP芯片TMS320C3X系列,第四代DSP芯片TMS320C4X系列,第五代DSP芯片TMS320C5X系列,第六代DSP芯片TMS320C6X系列。
6.2TMS320系列DSP芯片
可编程DSP芯片是一种具有特殊结构的微处理器,为了达到快速进行数字信号处理的目的,DSP芯片一般都具有程序和数据分开的总线结构、流水线操作功能、单周期完成乘法的硬件乘法器以及一套适合数字信号处理的指令集。
6.2.1TMS320系列DSP芯片的基本结构。
TM320系列DSP芯片基本结构包括:
(1)哈佛结构;
(2)流水线操作;(3)专用的硬件乘法器;(4)特殊的DSP指令;(5)快速的指令周期。
这些特点使得TMS320系列DSP芯片可以实现快速的DSP运算,并使大部分运算(例如乘法)能够在一个指令周期内完成。
由于TMS320系列DSP芯片是软件可编程器件,因此具有通用微处理器具有的方便灵活的特点。
(1)哈佛结构
哈佛结构是不同于传统的冯·诺曼(VonNeuman)结构的并行体系结构,其主要特点是将程序和数据存储在不同的存储空间中,即程序存储器和数据存储器是两个相互独立的存储器,每个存储器独立编址,独立访问。
与两个存储器相对应的是系统中设置了程序总线和数据总线两条总线,从而使数据的吞吐率提高了一倍。
为了进一步提高运行速度和灵活性,TMS320系列DSP芯片在基本哈佛结构的基础上作了改进,一是允许数据存放在程序存储器中,并被算术运算指令直接使用,增强了芯片的灵活性;二是指令存储在高速缓冲器(Cache)中,当执行此指令时,不需要再从存储器中读取指令,节约了一个指令周期的时间。
(2)流水线
与哈佛结构相关,DSP芯片广泛采用流水线以减少指令执行时间,从而增强了处理器的处理能力。
TMS320系列处理器的流水线深度从2~6级不等。
也就是说,处理器可以并行处理2~6条指令,每条指令处于流水线上的不同阶段。
(3)专用的硬件乘法器
TMS320系列DSP芯片中具有一个专用的硬件乘法器,用1~4条指令就能完成一次乘法和一次加法运算,因此,在一个指令周期内可完成乘法运算,而在通用的微处器中,乘法指令是靠一系列加法来实现的,因此,TMS320系列DSP乘法速度远远高于通用微处理器。
(4)特别的DSP指令
利用DSP的特殊指令可以将多条指令才能完成的功能用一条指令来完成,这样可大大提高运算速度。
(5)快速的指令周期
哈佛结构、流水线操作、专用的硬件乘法器、特殊的DSP指令再加上集成电路的优化设计,可使DSP芯片的指令周期在200ms以下。
6.2.2几种TMS320系列DSP芯片的比较
(1)第一代TMS320系列DSP芯片TMS320C1X是定点DSP芯片,采用二级流水线,其主要特点如下:
∙指令周期:
160ns/200ns/280ns
∙片内RAM:
144字/256字(TMS320C15/E15/C17/E17)
∙片内ROM:
1.5K字/4K字(TMS320C15/C17)
∙4K字片内程序EPROM(TMS320E15/E17)
∙4K字外部全速存储器扩展
∙并行乘法器:
乘积为32位
∙桶形移位器:
将数据从存储器移到ALU
∙并行移位器
∙允许文本交换的4×12位堆栈
∙两个间接寻址的辅助寄存器
∙双通道串行口(TMS32011,TMS320C17/E17)
∙片内压扩硬件(TMS32011,TMS320C17/E17)
∙协处理器接口(TMS320C17/E17)
∙器件封装:
40脚双列直插(DIP)/44脚塑封(PLCC)
(2)第二代TMS320系列DSP芯片TMS320C2X系列是定点DSP芯片,采用三级流水线,其主要特点如下:
∙指令周期:
100ns/120ns/80ns
∙片内掩膜ROM:
4K字
∙片内RAM:
544字,分B0、B1和B2三块
∙程序和数据空间均为64K字
∙具有8级硬件堆栈、8个辅助寄存器
∙具有全静态双缓冲串行口,可与许多串行器件直接接口
∙与低速片外存储器通信的等待状态插入
∙采用HOLD操作的DMA
∙FFT变换用的比特反转寻址
∙扩展精度算术和自适应滤波支持
∙从外部存储器全速执行的MAC/MACD指令
∙具有在多处理器之间进行同步的能力,支持多处理器共享存储器
∙1-8umCMOS工艺,68脚PGA或PLCC封装
(3)第三代TMS320系列DSP芯片TMS320C3X系列芯片是浮点DSP芯片,采用四级流水线。
其主要特点如表6-1
表6-1三种TMS320C3X芯片的比较
特征
TMS320C30
TMS320C31
TMS320C32
指令周期
50/60/74ns
33//40/50/60/74ns
33/40/50ns
数据/程序总线
主总线STRB:
32位数据,24位地址扩展总线IOSTRB:
32位数据,13位地址
STRB:
32位数据,24位地址
STRB0:
8/16/32位STRB1:
8/16/32位
IOSTRB:
32们
内部RAM
2K字
2K字
512字
串行I/O口
2个串行口
1个串行口
1个串行口
用户程序、数据ROM
4K字/16K字节
无
无
DMA控制器
单通道
单通道
双通道
程序和数据存储器宽度
32位
32位
程序16/32位可选数据8/16/32位可选
外部中断触发
电平触发
电平触发
电平/边沿可选
中断矢量表地址
固定
固定
用户可重定位
程序引导
无
用户可选
用户可选
40/32浮点/整数乘法器
有
有
有
整数/浮点算术逻辑单元ALU
有
有
有
两个辅助寄存器算术单元(ARAU0和ARAU1)
有
有
有
(4)第四代TMS320系列DSP芯片TMS320C4X系列芯片是浮点DSP芯片,采用五级流水线,其主要特点如下:
∙具有6个用于处理器间高速通信的通信口,每个口的最大数据吞吐量达20Mbyte/s的异步传输速率。
∙6个DMA通道实现了I/O操作与CPU操作的并行化。
∙CPU处理能力达275MOPS,数据吞吐量为320Mbyte/s,指令周期时间为40ns/50ns。
∙两条分开的外部数据、地址总线支持共享存储器系统和高速数据速率、单周期传输。
∙片内分析模块支持高效的并行处理调试。
∙片内程序高速缓冲存储器(Cache)和双向存取/单周期RAM提高了存储器访问的性能。
∙分开的内部程序、数据和DMA总线使程序和数据的I/O操作高度并行化,最大限度地保证了CPU的性能。
(5)第五代TMS320系列DSP芯片TMS320C5X系列芯片是定点DSP芯片,采用四级流水线,其主要特点如下:
∙25/35/50ns的指令周期(20~40MIPS)
∙224K×16位最大可寻址外部存储空间(64K程序、64K数据、64KI/O、32K全局)
∙算术逻辑单元(ALU),32位累加器(ACC)以及32位加法器的缓冲器(ACCB)
∙并行逻辑单元(PLU)
∙结果具有32位的16×16位并行乘法器
∙单周期乘累加指令
∙具有一个专用算术单元的8个辅助寄存器,可用于间接寻址
∙8级硬件堆栈
∙0~16位数据左移和右移
∙两个间接寻址的循环缓冲器,用于循环寻址
∙程序代码的单指令重复和程序块重复
∙全双工同步串行口,用于完成TMS320C5X与其他串行器件之间的直接直接通信
∙时分多址访问(TDM)串行口
∙内部定时器,可用软件控制
∙64K并行I/O口,其中16个有存储器映像
∙可软件编程的等待状态发生器
∙扩展保持操作,用于并发外部DMA
∙四级流水线操作,用于延迟跳转、调用、返回指令
∙比特反转寻址方式,用于FFT运算
∙JTAG扫描仿真接口(IEEE标准,P1149.1)
(6)第六代TMS320系列DSP芯片TMS320C6X系列芯是一种新型定点DSP芯片,该芯片的内部结构与以前的DSP芯片不同,内部集成了多个功能单元,可同时执行8条指令,运算能力达1600MIPS。
其主要特点有:
∙运行速度快。
指令周期为5ns,运算能力为1600MIPS;
∙内部结构不同于一般DSP芯片。
内部同时集成了2个乘法器和6个算术运算单元,且它们之间是高度正交的,使得在一个指令周期内最大能支持8条32bit的指令;
∙指令集不同。
为充分发挥其内部集成的各执行单元的独立运行能力,TI公司使用了VelociTT超长指令字(VLIW)结构。
它在一条指令中组合了几个执行单元,结合其独特的内部结构,可在一个时钟周期内并行执行几个指令;
∙大容量的片内存储器和大范围的寻址能力。
片内集成了512K字程序存储器和512K字数据存储器,并拥有32bit的外部存储器界面;
∙智能外设。
内部集成了4个DMA接
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- DSP 芯片 特点 选择