数字时钟设计报告.docx
- 文档编号:30141566
- 上传时间:2023-08-05
- 格式:DOCX
- 页数:14
- 大小:217.52KB
数字时钟设计报告.docx
《数字时钟设计报告.docx》由会员分享,可在线阅读,更多相关《数字时钟设计报告.docx(14页珍藏版)》请在冰豆网上搜索。
数字时钟设计报告
设计要求
(1)稳定的显示时、分、秒(要求24小时为一个计时周期);
(2)当电路发生走时误差时,要求电路有校时功能;
(3)电路有整点报时功能。
报时声响为四低一高,最后一响高音正好为整点。
设计原理及框图
根据题目要求,数字时钟主要由以下6个模块构成:
振荡器、秒计时电路、分计时电路、小时计时电路、校时电路和整点报时电路。
但考虑到设计的完善,我组在设计时增加了两项拓展功能:
小时计时电路的24进制与12进制转换和星期计时电路。
增加拓展功能后,系统结构大致如下图所示:
图1设计原理框图
器件说明
表1器件统计表
器件名称
器件型号
器件数目
LED数码管
DCD_HEX
7片
十进制计数器
74LS160
7片
双输入与非门
74LS00
2片
三输入与非门
NAND2
1片
四输入与非门
NAND4
2片
反相器
7404N
2片
双输入与门
74LS08D
3片
三输入与门
74LS11D
2片
蜂鸣器
BUZZER
2只
开关
S1
1只
单刀双掷开关
S2,S3,S4,S5
4只
电阻
43
1只
电阻
50
1只
电容
10u
1只
电容
10u
1只
导线
若干
设计过程
为保证各模块功能的实现,我组采用分块设计的方法,即先分别设计好各模块,然后进行整体连接。
具体过程如下:
1.振荡器
振荡器是数字时钟的脉冲信号来源,其工作稳定程度及频率精确程度决定了数字时钟计时的准确程度。
基于此种考虑,我组采用555定时器。
该电路使用灵活、方便,只需接少量的阻容元件就可以构成施密特触发器、单稳态触发器和多谐振荡器,故广泛应用于信号的产生、变换、控制与检测。
其内部电路结构及功能表如下:
图2555定时器内部电路结构图
表2555定时器功能表
复位端
高电平触发端U11
低电平触发端U12
放电三极管VTD
输出端UO
0
×
×
导通
0
1
>2/3VCC
>1/3VCC
导通
0
1
<2/3VCC
>1/3VCC
不变
不变
1
>2/3VCC
<1/3VCC
截止
1
1
<2/3VCC
<1/3VCC
截止
1
据此,我组利用555定时器设计多谐振荡器,其Multisim仿真电路图如下:
图3多谐振荡器Multisim仿真电路图
2.分秒计时电路
由于分秒计时电路均为60进制,其设计原理一致,故一并介绍。
为使设计电路尽量简单,我组没有使用十六进制计数器74LS161,而是使用十进制计数器74LS160。
此芯片为8421编码的十进制加法计数器,具有异步清零、同步置数功能,且其输出端能直接与数码管相连接,在设计60进制分秒计时电路时较74161更为方便。
其引脚排列图及功能表如下:
图474160引脚排列图
表374160功能表
我组采用反馈置数法来实现六十进制计数器。
首先采用并行进位方式将两片74LS160级联成100进制计数器,然后将电路的59状态(01011001状态)作为置数信号同时加到两片74LS160的置数端上,从而得到六十进制计数器,即分秒计时电路。
其电路设计原理图如下:
图5分秒计时电路
其Multisim仿真电路图如下:
图6分秒计时电路Multisim仿真电路图
3.小时计时电路
我组将小时计时电路设计成可在12进制与24进制之间转换的模式,仍使用74LS160芯片并通过反馈置数法来实现其设计。
首先仍采用并行进位方式将两片74LS160级联成100进制计数器。
在实现24进制时,将电路的23状态(00100011状态)作为置数信号同时加到两片74LS160的置数端上;在实现12进制时,将电路的11状态(00010001状态)作为置数信号同时加到两片74LS160的置数端上。
12进制与24进制之间的转换通过一个单刀双掷开关手动实现。
其电路设计原理图如下:
图7小时计时电路
其Multisim仿真电路图如下:
图8小时计时电路Multisim仿真电路图
4.星期计时电路
星期计时电路为七进制计数器,只需使用一片74LS160芯片,此电路通过反馈置数法来实现其设计:
将电路的6状态(0110状态)作为置数信号加到74LS160的置数端。
在此设计中,我组以数字“0”表示星期日。
其电路设计原理图如下:
图9星期计时电路
其Multisim仿真电路图如下:
图10星期计时电路Multisim仿真电路图
5.校时电路
考虑到大众对秒的要求较低,故我组未设计秒校时电路。
所谓校时,就是在时间不准时手动改变至所需时间。
我组的实现方法是对需要进行校时的电路切换至另一个脉冲信号。
此信号可以由另外的信号发生电路提供,也可以由时钟本身的振荡器提供。
当电路接收到相应的信号时对应的计时电路即记一次数,直至数码管显示出需要的时间。
其具体实现方法大致有二。
第一种方法采用逻辑门进行切换:
当Q=1时,校时信号传到计数器的时钟信号端,此时计时信号被封锁而进行校时工作;当Q=0时,计时信号传到计数器的时钟信号端,此时校时信号被封锁而进行计时工作。
第二种方法采用单刀双掷开关进行切换:
开关的一个选择端接校时信号,另一个选择端接计时信号。
两种方法进行比较可知:
第一种比较精确,但也比较复杂;第二种精度稍欠,但设计简单明了。
本题对精度并没有过多要求,故我组采用第二种方法,其Multisim仿真电路已在图6、图8、图10中体现,详见以上各图。
6.整点报时电路
根据本题对整点报时电路的要求,我组在分显示59,秒分别显示51、53、55、57、59时进行报时工作,产生前四低后一高的报时效果。
为满足测试需要,我组以小绿灯发光代表发出低声,以小红灯发光代表发出高声。
其设计过程如下:
首先列真值表如下:
表4报时电路真值表
分状态
秒状态
低声L
高声H
01011001
01010001
1
0
01011001
01010010
0
0
01011001
01010011
1
0
01011001
01010100
0
0
01011001
01010101
1
0
01011001
01010110
0
0
01011001
01010111
1
0
01011001
01011000
0
0
01011001
01011001
0
1
观察上表可知,各信号的区别只在秒状态的个位,故只列出秒状态的个位的卡诺图。
低声时如下:
BA
DC
00
01
11
10
00
0
1
1
0
01
0
1
1
0
11
0
0
0
0
10
0
0
0
0
图11低声L时秒状态的个位卡诺图
高声时如下:
BA
DC
00
01
11
10
00
0
0
0
0
01
0
0
0
0
11
0
0
0
0
10
0
1
0
0
图12高声H时秒状态的个位卡诺图
由卡诺图化简可得L=D’A,H=DC’B’A。
按以上结果设计的报时电路Multisim仿真图如下:
图13报时电路Multisim仿真电路图
仿真调试过程
在设计过程中,我组遇到的主要问题及解决方案如下:
1.在设计时分秒计时电路时,我组起初采用的是反馈清零法,但在完成后进行仿真时发现,各计时电路在显示时都会出现最后的清零信号,即小时计时器在24进制时会显示24,12进制时会显示12,分秒计时器会显示60。
这种现象在时钟的设计中很不合理,故我组决定采用反馈置数法取代反馈清零法。
重新设计之后,此问题得到有效解决。
故之后设计星期计时电路时,我组便直接采用了反馈置数法。
2.在设计报时电路时,由于我组起初采用的是反馈清零法,故设计为在分显示59,秒分别显示56、57、58、59、60时进行报时工作,产生前四低后一高的报时效果。
但在完成后进行仿真时发现,在56信号来到时,开始发出低声,但没有间断地一直响到59结束,之后发出高声。
这种现象在时钟的设计中仍然很不合理,故我组更改设计为在分显示59,秒分别显示51、53、55、57、59时进行报时工作,产生前四低后一高的报时效果。
重新设计之后,报时工作正常进行,此问题得到有效解决。
收音机原理及焊接调试
1.收音机原理
本次实习中使用的是中夏牌S66E型收音机,它采用的是典型六管超外差式电路,其各部分工作原理如下:
(1)输入调谐电路
输入调谐电路由双连可变电容器的CA和T1的初级线圈Lab组成,是一并联谐振电路,Tl是磁性天线线圈,从天线接收进来的高频信号,通过输入调谐电路的谐振选出需要的电台信号,电台信号频率是f=l/2πLabCA,当改变CA时,就能收到不同频率的电台信号。
(2)变频电路
本机振荡和混频合起来称为变频电路。
变频电路是以VTl为中心,它的作用是把通过输入调谐电路收到的不同频率电台信号(高频信号)变换成固定的465KHz的中频信号。
VTl、T2、CB等元件组成本机振荡电路,它的任务是产生一个比输入信号频率高465KHz的等幅高频振荡信号。
由于Cl对高频信号相当短路,Tl的次级Lcd的电感量又很小,对高频信号提供了通路,所以本机振荡电路是共基极电路,振荡频率由T2、cB控制,CB是双连电容器的另一连,调节它以改变本机振荡频率。
T2是振荡线圈,其初次绕在同一磁芯上,它们把VT1的等电极输出的放大了的振荡信号以正反馈的形式耦合到振荡回路,本机振荡的电压由T2的初级的抽头引出,通过C2耦合到VT1的发射极上。
混频电路由VTl、T3的初级线圈等组成,是共发射极电路。
其工作过程是:
(磁性天线接收的电台信号)通过输入调谐电路接收到的电台信号,通过Tl的次级线圈Lcd送到VTl的基极,本机振荡信号又通过C2送到VTl和发射极,两种频率的信号在T1中进行混频,由于晶体三极管的非线性作用,混合的结果产生各种频率的信号,其中有一种是本机振荡频率和电台频率的差等于465KHz的信号,这就是中频信号。
混频电路的负载是中频变压器,T3的初级线圈和内部电容组成的并联谐振电路,它的谐振频率是465KHz,可以把465KHz的中频信号从多种频率的信号中选择出来,并通过T3的次级线圈耦合到下一级去,而其它信号几乎被滤掉。
(3)中频放大电路
它主要由VT2、VT3组成的两级中频放大器。
第一中放电路中的VT2负载是中频变压器T4和内部电容组成,它们构成并联谐振电路,谐振频率是465KHz,与前面介绍的直放式收音机相比,超外差式收音机灵敏度和选择性都提高了许多,主要原因是有了中频放大电路,它比高频信号更容易调谐和放大。
(4)检波和自动增益控制电路
中频信号经一级中频放大器充分放大后由T4耦合到检波管VT3,VT3既起放大作用,又是检波管,VT3构成的三极管检波电路,这种电路检波效率高,有较强的自动增益控制(AGC)作用。
AGC控制电压通过R3加到VT2的基极,其控制过程是:
外信号电压↑→Vb3↑—Ib3↑→Ic3↑→Vc3↓通过R3Vb2↓→Ib2↓→Ic2↓→外信号电压↓检波级的主要任务是把中频调幅信号还原成音频信号,C4、C5起滤去残余的中频成分的作用。
(5)前置低放电路
检波滤波后的音频信号由电位器RP送到前置低放管VT4,经过低放可将音频信号电压放大几十到几百倍,但是音频信号经过放大后带负载能力还很差,不能直接推动扬声器工作,还需进行功率放大。
旋转电位器RP可以改变VT4的基极对地的信号电压的大小,可达到控制音量的目的。
(6)功率放大器(OTL电路)
功率放大器的任务是不仅要输出较大的电压,而且能够输出较大的电流。
本电路采用无输出变压器功率放大器,可以消除输出变压器引起的失真和损耗,频率特性好,还可以减小放大器的体积和重量。
VT5、VT6组成同类型晶体管的推挽电路,R7、R8和R9、R10分别是VT5、VT6的偏量电阻。
变压器T5做倒相耦合,C9是隔直电容,也是耦合电容。
为了减少低频失真,电容C9选得越大越好。
无输出变压器的功率放大器的输出阻抗低,可以直接推动扬声器工作。
2.收音机焊接及调试
焊接时严格按照原理图进行焊接,各元件焊接无误。
但测试时发现,时而有声时而无声。
判断是接触不良,故重新检查并处理各焊点。
经处理收音机工作基本正常。
设计体会及收获
在三周的电子工艺实习过程中,获益良多,兹列如下:
1.在实际动手操作环节,熟悉了书本中曾经学到的各器件,接触了书本中没有学到过的一些器件,使得理论知识在实践中得以重新梳理并进一步升华。
2.我组在数字时钟设计的仿真过程中,曾数次发生各种由于粗心大意导致的不同问题,比较严重地影响了设计的进度,此次经验使我得到了足够的教训,相信在将来的学习与工作中会有较好影响。
附录
数字时钟设计Multisim仿真电路总图如下:
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 数字 时钟 设计 报告
![提示](https://static.bdocx.com/images/bang_tan.gif)