数字钟课程设计实验报告.docx
- 文档编号:3003513
- 上传时间:2022-11-17
- 格式:DOCX
- 页数:19
- 大小:697.49KB
数字钟课程设计实验报告.docx
《数字钟课程设计实验报告.docx》由会员分享,可在线阅读,更多相关《数字钟课程设计实验报告.docx(19页珍藏版)》请在冰豆网上搜索。
数字钟课程设计实验报告
《电子技术课程设计报告》
教学院:
电气与电子信息工程学院
专业班级:
xx级电子信息工程(x)班
学号:
xxxxxxxxxxxx
学生姓名:
坏水
指导教师:
xxxxxxxxxxxx
时间:
2011.10.10~10.23
地点:
电子技术实验室
课程设计成绩评定表
课题名称
多功能数字钟电路的设计/直流稳压电源的设计
学生姓名
坏水
学号
xxxxxxxxxxx
课程设计答辩记录
(1)简述校时电路的工作原理:
校时控制电路有三级CMOS门电路和三只开关(K1~K3)组成,分别用以实现对时,分,秒的校准。
开关选择有正常和校时两档。
开关在正常位置是,设定电路为低电平0,时,分,秒计数器正常计时。
当进行时校准时,将开关K1断开,秒信号送入时个位计数器进行快速计数,同时将分计数器置0。
在时调到需要的数字后合上开关K1,此时,由于非门1输出的秒脉冲被切断,计时器便继续工作。
分校准与时校准步骤相同,秒信号通过与非门2送入分的个位计数器。
在进行分校准时,秒计时电路置0,当分调到需要的数字后合上开关K2,时针便按校时后的时间计数。
(2)如何利用4518芯片实现12进制计数器
4518为集成十进制计数器,内部含有两个独立的十进制计数器,两个计数器可以单独使用,也可级联起来扩大其计数范围。
成绩评定依据
8考勤
7答辩、报告
6实物制作
分数
最终评定成绩
指导教师签字:
年月日
电子技术课程设计任务书
2011~2012学年第一学期
学生姓名:
坏水专业班级:
xx电信本x班
指导教师:
xxxxxxxxx工作部门:
电气与电子信息工程学院
一、课程设计题目:
多功能数字钟电路的设计/直流稳压电源的设计
二、课程设计内容(含技术指标):
①拟定多功能数字钟和直流稳压电源的组成框图,要求实现电路的基本功能,使用的器件少,成本低;
②画出数字钟和直流稳压电源的主体电路逻辑图;
③测试多功能数字钟的逻辑功能,同时满足基本功能与扩展功能的要求;
④设计并安装各单元电路,要求布线整齐、美观,便于级联与调试;
三、进度安排
序号
名称
时间
1
掌握相关电子线路工程技术规范及其安全用电技术规程
一天
2
掌握常用电工电子仪表的认识及使用
一天
3
掌握常规电子元器件的认识、选择及使用
半天
4
根据多功能数字钟电路的工作原理设计电路图
一天
5
学会借用电子线路CAD正确绘制电路图;
一天
6
掌握电子器件的安装工艺及焊接技术
半天
7
掌握多功能数字钟电路的安装与调试
一天
8
根据直流稳压电源电路的工作原理设计电路图
一天
9
了解电子电路板的制作过程
半天
10
学习电路原理图及印制电路板图的读图方法
半天
11
掌握直流稳压电源电路的安装与调试
一天
12
书写电子技术课程设计报告
一天
四、基本要求
1.基本功能:
要求设计出+5V的直流稳压电源。
数字钟要求以数字形式显示时、分、秒的时间。
小时计数器的计时要求为“12翻1”,要求具有手动校时功能。
2.扩展功能:
定时控制,其时间自定;仿广播电台正点报时,自动报整点时数或触摸报整点时数(主要体现在理论知识上进行电路设计)。
(一)实训题目:
直流稳压电源和多功能数字钟。
(二)实训目的:
1、巩固和加深学生对模拟电子技术,数字逻辑电路等课程基本知识的理解,综合运用课程中所学到的理论知识去独立完成一个实际课题。
2、根据课程需要,通过查阅手册和文献资料,培养学生独立分析和解决实际问题的能力。
3、通过电路方案的分析、论证和比较,设计计算和选用元气件,通过电路组装,调试和检测环节,掌握电路的分析方法和设计方法。
4、熟用常用电子元气件的类型和特性,并掌握合理选用原则。
5、掌握电路图、PCB图的设计方法,学会电路的安装与调试。
6、掌握常用仪器、仪表的正确使用方法,学会电路整机指标的测试方法。
(三)实训要求
1、数字钟的功能要求:
准确计时,以数字形式显示时、分、秒的时间,小时时要求为“12翻1”,分和秒的计时要求为60进位,要有校正时间电路。
2、直流稳压电源的功能要求:
输入220V交流电压,输出+5V直流电压。
一、整体方案原理框图
1、直流稳压电源
直流稳压电源主要包括4个部分,电源变压器,整流电路,滤波器,稳压电路。
2、数字钟
设计框图
由上图的总体结构图可知,该设计大概可以分部分:
秒脉冲产生部分、计数部分、显示部分、校时部分。
在秒脉冲产生部分中,可以用振荡器或者555定时器予以实现,为了保证准确性,优先选用振荡器,但是由于个人技术问题,我们选用了555定时器来产生秒脉冲;在计数电路中,我们采用CD4518计数器,4518为双BCD同步加法计数器。
在显示部分,我们采用CD4511芯片结合数码管来实现。
最后的校时部分用四2输入与非门的CD4011芯片结合瓷片电容来完成。
二、单元电路设计
1、直流稳压电源的设计
2、秒脉冲信号的设计
“秒脉冲信号发生器”的设计原理图
振荡器是数字钟的核心部分。
振荡器的稳定性及频率的精确度决定了数字钟计时的准确程度,一般来说555产生出来的秒脉冲不太稳定,但是由于某种原因,本实验采用555定时器。
其中要求R1为168K、R2为68K的电阻,C1为4.7F、C2为0.01F的电容,Vcc为+5V电源,GND接地。
振荡器是数字钟的核心部分。
振荡器的稳定性及频率的精确度决定了数字钟计时的准确程度,一般来说555产生出来的秒脉冲不太稳定,但是由于某种原因,本实验采用555定时器。
其中要求R1为168K、R2为68K的电阻C1为4.7F、C2为0.01F的电容,Vcc为+5V电源,GND接地。
555定时器的功能主要由两个比较器决定。
两个比较器的输出电压控制RS触发器和放电管的状态。
在电源与地之间加上电压,当5脚悬空时,则电压比较器A1的反相输入端的电压为2VCC/3,A2的同相输入端的电压为VCC/3。
若触发输入端TR的电压小于VCC/3,则比较器A2的输出为1,可使RS触发器置1,使输出端OUT=1。
如果阈值输入端TH的电压大于2VCC/3,同时TR端的电压大于VCC/3,则A1的输出为1,A2的输出为0,可将RS触发器置0,使输出为0电平。
3、时钟电路的设计
(一)秒计数、译码/驱动及显示部分的设计
众所周知,秒、分、时分别为六十、六十、二十四进制(十二进制亦可)计数器那么“秒”和“分”计数器用两块十进制计数器级连来实现,它们的个位为十进制,十位为六进制,这样,符合人们通常计秒数的习惯。
“时”计数也用两个十进制集成块,只是做成二十四进制,上述计数器均可用反馈清零法来实现。
秒计数采用两个数码管、两个CD4511和一个CD4518来实现,将“秒”信号送入“秒”计数器,秒计数器采用60进制计数器,每累计60秒发出一个“分”脉冲信号,该信号将作为“分”计数器的时钟脉冲,进位脉冲最终用CD4081的一个与门来实现。
而CD4511芯片具有锁存\译码\驱动的功能,可以外接电阻驱动七段口LED数码管显示出来,以下即为秒计数器的设计原理图。
见附图中图①部分
(二)分计数、译码/驱动及显示部分的设计
分计数和秒计数的原理差不多,也是采用两个数码管、两个CD4511和一个CD4518来实现,将“秒”计数器的进位脉冲送入“分”计数器,每累计60分发出一个“时”脉冲信号,该信号将作为“时”计数器的时钟脉冲,进位脉冲最终用CD4081的又一个与门来实现,同样是采用CD4511来驱动七位LED数码管显示出来,分计数器的设计原理图与秒计数器的设计原理图相同。
见附图中图②部分
(三)、时计数、译码/驱动及显示部分的设计
时计数和分计数的原理差不多,也是采用两个数码管、两个CD4511和一个CD4518来实现,将“分”计数器的进位脉冲送入“时”计数器,但是是计数器采用的是24进制、且不需要进位脉冲,同样是采用CD4511来驱动七位LED数码管显示出来,以下即为分计数器的设计原理图。
见附图中图③部分
其中秒、分、时计数器都用到芯片CD4511、CD4518、CD4081和数码管,下面就针对秒、分、时的设计原理来介绍这些芯片的引脚及功能。
数码管是数字钟的显示部分,由七段LED和一个点构成,其引脚图如下
②CD4511是BCD锁存/7段译码器/驱动器,常用的显示译码器件,MAX7219和他功能差不多。
CD4511引脚功能:
BI:
4脚是消隐输入控制端,当BI=0时,不管其它输入端状态是怎么样的,七段数码管都会处于消隐也就是不显示的状态。
LE:
锁定控制端,当LE=0时,允许译码输出。
LE=1时译码器是锁定保持状态,译码器输出被保持在LE=0时的数值。
LT:
3脚是测试信号的输入端,当BI=1,LT=0时,译码输出全为1,不管输入DCBA状态如何,七段均发亮全部显示。
它主要用来检测数7段码管是否有物理损坏。
A1、A2、A3、A4、为8421BCD码输入端。
a、b、c、d、e、f、g:
为译码输出端,输出为高电平1有效。
③CD4518是十进制双BCD同步加法计数器,内含两个单元的加计数器,下图为CD4518的引脚图及功能表。
CD4518/CC4518是二、十进制(8421编码)同步加计数器,内含两个单元的加计数器,其功能表如真值表所示。
每单个单元有两个时钟输入端CLK和EN,可用时钟脉冲的上升沿或下降沿触发。
由表可知,若用ENABLE信号下降沿触发,触发信号由EN端输入,CLK端置“0”;若用CL℃K信号上升沿触发,触发信号由CL℃K端输入,ENABLE端置“1”。
RESET端是清零端,RESET端置“1”时,计数器各端输出端Q1~Q4均为“0”,只有RESET端置“0”时,CD4518才开始计数。
yds838电子-技术资料-电子元件-电路图-技术应用网站-基本知识-原理-维修-作用-参数-电子元器件符号
CD4518采用并行进位方式,只要输入一个时钟脉冲,计数单元Q1翻转一次;当Q1为1,Q4为0时,每输入一个时钟脉冲,计数单元Q2翻转一次;当Q1=Q2=1时,每输入一个时钟脉冲Q3翻转一次;当Q1=Q2=Q3=1或Q1=Q4=1时,每输入一个时钟脉冲Q4翻转一次。
这样从初始状态(“0”态)开始计数,每输入10个时钟脉冲,计数单元便自动恢复到“0”态。
若将第一个加计数器的输出端Q4A作为第二个加计数器的输入端ENB的时钟脉冲信号,便可组成两位8421编码计数器,依次下去可以进行多位串行计数。
4、校时控制电路的设计
分时校准电路的原理是一样的。
均是采用瓷片电容103和与门电路用开关来实现的,具体电路图如下。
平常计时状态下,开关处于断开状态,当需要校时时,按下开关,瓷片电容则放电,CD4011的引脚1、2是低电平,3引脚输出高电平,此时8引脚送入时钟脉冲,则10输出低电平,那么4输出一定是高电平,而且这个高电平被送入CD4518的1号时钟引脚,此时“分”必定加1,同理,若连续按下开关则“分”就会连续加1,即完成分校时。
时校时电路的原理和分校时是一样的,不多做解释。
5、数码管显示电路的设计
用CD4511和CD4518配合数码管组成一个一位计数显示电路,如下图所示:
若要多位计数,只需将计数器级联,每级输出接一只CD4511和LED数码管即可。
所谓共阴L
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 数字 课程设计 实验 报告