静态存储器扩展实验报告.docx
- 文档编号:29933690
- 上传时间:2023-08-03
- 格式:DOCX
- 页数:10
- 大小:226.29KB
静态存储器扩展实验报告.docx
《静态存储器扩展实验报告.docx》由会员分享,可在线阅读,更多相关《静态存储器扩展实验报告.docx(10页珍藏版)》请在冰豆网上搜索。
静态存储器扩展实验报告
静态存储器扩展实验报告
深圳大学实验报告
课程名称:
微机原理与接口技术
实验项目名称:
静态存储器扩展实验
学院:
信息工程学院
专业:
电子信息工程
指导教师:
周建华
班
报告人:
洪燕学号:
2012130334班级:
电子3
实验时间:
2014/5/21
实验报告提交时间:
2014/5/26
教务部制
一.实验目的与要求:
1.了解存储器扩展的方法和存储器的读/写
2.掌握CPU对16位存储器的访问方法。
二.实验设备
PC机一台,TD-PITE实验装置或TD-PITC实验装置一套,示波器一台。
触发器电路,每个触发器可以存放1位信息只要不掉电,所储存的信息就不会丢失。
因此,静态RAM工作稳定,不要外加刷新电路,使用
方便但一般SRAM的每一个触发器是由6个晶体管组成,SRAM
芯片的集成度不会太高,目前较常用的有6116(2K×8位),图4.162256引脚图6264(8K×8位)和62256(32K×8位)。
本实验平台上选
用的是62256,两片组成32K×16位的形式,共64K字节。
62256的外部引脚图如图4.1所示。
本系统采用准32位CPU,具有16位外部数据总线,即D0、D1、⋯、D15,地址总线为BHE#(#表示该信号低电平有效)、BLE#、A1、A2、⋯、A20。
存储器分为奇体和偶体,分别由字节允许线BHE#和BLE#选通。
存储器中,从偶地址开始存放的字称为规则字,从奇地址开始存放的字称为非规则字。
处理器访问规则字只需要一个时钟周期,BHE#和BLE#同时有效,从而同时选通存储器奇体和偶体。
处理器访问非规则字却需要两个时钟周期,第一个时钟周期BHE#有效,访问奇字节;第二个时钟周期BLE#有效,访问偶字节。
处理器访问字节只需要一个时钟周期,视其存放单元为奇或偶,而BHE#或BLE#有效,从而选通奇体或偶体。
写规则字和非规则字的简单时序图如图4.2所示。
CS#
WR#
D15:
D0
DATA
CS#
WR#
DATAD15:
D8D7:
D0
DATAD15:
D8D7:
D0
图4.2
写规则字(左)和非规则字(右)简
单时序图
实验单元电路图
D0
10
A0
A0
D1
A1
8
A1
D2
A2
A2
D3
A3
7
A3
D4
A4
6
5
A4
D5
A5
4
A5
D6
A6
3
A6
D7
A7
25
A7
A8
24
A8
A9
21
A9
OE
A10
A10
WE
A11
23
A11
A12
2
A12
CS
A13
26
A13
A14
1
A14
VCC
VSS
62256
(1)
14GND
12
13
15
16
17
18
19
22
27
20
11
D7
28VCC
RD
WR
D0
D1
D2
D3
D4
D5
D6
A1
9
A2
8
A37
A5
5
A6
4
A8
25
A9
24
A10
21
A11
23
A12
2
A13
26
A14
1
A0
10
D0
A0
D1
A1
D2
A2
D3
A3
D4
A4
D5
A5
D6
A6
D7
A7
A8
A9
OE
A10
WE
A11
A12
CS
A13
A14
VCC
VSS
62256
(2)
11
12
13
15
16
17
18
19
22
27
20
28
14
BLE
CS
2
74LS32
BHE
74LS32
5
图4.3SRAM单元电路图
实验程序清单
MEM1.AS)M
系统总线
RD
四.方法、步骤:
XA1
XA15
XD0
XD7
XD8
XD15
BLE#
BHE#
MWR#
MRD#
A0
A14
01234
8911111
DDDDDDD
D0
D7
D8
D15
BLE#
BHE#
WR
RD
MY0CS
SRAM单元
AA1
1.实验接线图如图4.4所示,按图接线。
2.编写实验程序,经编译、链接无误后装入系统。
3.先运行程序,待程序运行停止。
4.通过D命令查看写入存储器中的数据:
D8000:
0000回车,即可看到存储器中的数据,应为0001、0002、⋯、000F共16个字。
五.实验内容:
编写实验程序,将0000H~000FH共16个数写入SRAM的从0000H起始的一段空间中,然后通过系统命令查看该存储空间,检测写入数据是否正确。
六.实验过程与结果:
七.数据分析:
(1)由实验代码可得:
此实验完成的将连续的16个数据存入地址由80000H到800A0这段内存中;
(2)由结果可得,最终CX由最初的0010H变为0000H,SI由最初的0000H变成00A0H,成功实现了16个数的存入;
(3)此实验中SRAM有15根地址线,16根数据线,将SRAM的15根地址线与系统总线的低15位相连,系统其他的地址线用作静态存储器的片选信号
(4)存储器的扩展的关键在于存储器的地址线和系统地址总线的连接,还有片选信号由系统剩余的地址线经过译码器产生,对于数据线一般存储器和系统都能一一对应上;
深圳大学学生实验报告用纸
八.实验结论:
指导教师批阅意见:
成绩评定:
指导教师签字:
年月日
备注:
注:
1、报告内的项目或内容设置,可根据实际情况加以调整和补充。
2、教师批改学生实验报告时间应在学生提交实验报告时间后10日内。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 静态 存储器 扩展 实验 报告