PCB走线总结.docx
- 文档编号:29929526
- 上传时间:2023-08-03
- 格式:DOCX
- 页数:33
- 大小:2.15MB
PCB走线总结.docx
《PCB走线总结.docx》由会员分享,可在线阅读,更多相关《PCB走线总结.docx(33页珍藏版)》请在冰豆网上搜索。
PCB走线总结
PCB走线总结:
元件布局基本规则
1.按电路模块进行布局,实现同一功能的相关电路称为一个模块,电路模块中的元件应采用就近集中原则,同时数字电路和模拟电路分开。
2.遵照“先大后小,先难后易”等的布置原则,即重要的单元电路、核心元器件应当优先布局。
3.布局中应参考原理框图,根据单板的主信号流向规律安排主要元器件。
4.布局应该尽量满足以下要求:
总的连线尽可能短,关键信号线最短;高电压、大电流信号与小电流、低电压的弱信号完全分开;模拟信号与数字信号分开;高频信号与低频信号分开;高频元器件的间隔要充分。
5.相同结构电路部分,尽可能采用“对称式”标准布局。
6.器件布局栅格的设置,一般IC器件布局时,栅格应为50-100mil、小型表面安装器件,如表面贴装元件布局时,栅格设置应不少于25mil.
7.同类型插装元器件在X或Y方向上应朝一个方向防止同一种类型的有极性分立元件也要力争在X或Y方向上保持一致,便于生产和检验。
8.IC去耦电容的布局要尽量靠近IC的电源管脚,并使之与电源和地之间形成的回路最短。
9.元件布局时,应适当考虑使用同一种电源的器件尽量放在一起,以便于将来的电源分割。
10.用于阻抗匹配目的阻容器件的布局,要根据其属性合理布置。
串联匹配电阻的布局要靠近该信号的驱动端,距离一般不超过500mil。
匹配电阻、电容的布局一定要分清信号的源端和终端,对于多负载的终端匹配一定要在信号的最远端匹配。
11.表面贴装器件(SMD)相互间距离要大于0.7mm。
12.表面贴装器件焊盘外侧同相邻插件外形边缘距离要大于2mm。
13.定位孔、标准孔等非安装孔周围1.27mm内不得贴装元、器件,螺钉等安装孔周围3.5mm(对于M2.5)、4mm(对于M3)内不得贴装元器件。
14.卧装电阻、电感(插件)、电解电容等元件的下方避免布过孔,以免波峰焊后过孔与元件壳体短路。
15.元器件的外侧距板边的距离为5mm。
16.BGA与相邻元件的距离>5mm。
有压接件的PCB,压接的接插件周围5mm内不能有插装元器件,在焊接面其周围5mm内也不能有贴装元器件。
17.金属壳体元器件和金属件(屏蔽盒等)不能与其它元器件相碰,不能紧贴印制线、焊盘,其间距应大于2mm。
定位孔、紧固件安装孔、椭圆孔及板中其它方孔外侧距板边的尺寸大于3mm。
18.发热元件不能紧邻导线和热敏元件;高热器件要均衡分布。
19.电源插座要尽量布置在印制板的四周,电源插座与其相连的汇流条接线端应布置在同侧。
特别应注意不要把电源插座及其它焊接连接器布置在连接器之间,以利于这些插座、连接器的焊接及电源线缆设计和扎线。
电源插座及焊接连接器的布置间距应考虑方便电源插头的插拔。
20.贴片焊盘上不能有通孔,以免焊膏流失造成元件虚焊。
重要信号线不准从插座脚间穿过。
21.贴片单边对齐,字符方向一致,封装方向一致。
22.有极性的器件在以同一板上的极性标示方向尽量保持一致。
PCB布线规则
1、画定布线区域距PCB板边≤1mm的区域内,以及安装孔周围1mm内,禁止布线。
2、电源线尽可能的宽,不应低于18mil;信号线宽不应低于12mil;cpu入出线不应低于10mil(或8mil);线间距不低于10mil。
3、正常过孔不低于30mil。
4、注意电源线与地线应尽可能呈放射状,以及信号线不能出现回环走线。
5、地线回路规则:
环路最小规则,即信号线与其回路构成的环面积要尽可能小,环面积越小,对外的辐射越少,接收外界的干扰也越小。
实例如下图所示:
6、串扰控制
串扰是指PCB上不同网络之间因较长的平行布线引起的相互干扰,主要是由于平行线间的分布电容和分布电感的作用。
克服串扰的主要措施是:
加大平行布线的间距,遵循3W规则。
在平行线间插入接地的隔离线。
减小布线层与地平面的距离。
7、走线的方向控制规则:
相邻层的走线方向成正交结构。
避免将不同的信号线在相邻层走成同一方向,以减少不必要的层间串扰;当由于板结构限制年已避免出现该情况,特别是信号速率较高时,应考虑用地平面隔离各布线层,用地信号线隔离各信号线。
作为电路的输入及输出用的印制导线应尽量避免相邻平行,以免发生回授,在这些导线之间最好加接地线。
8、走线的开环检查规则:
一般不允许出现一端浮空的布线,主要是为了避免产生“天线效应”,减少不必要的干扰辐射和接收,否则可能带来不可预知的结果。
9、阻抗匹配检查规则:
同一网络的布线宽度应保持一致,线宽的变化会造成线路特性阻抗的不均匀,当传输的速度较高时会产生反射,在设计中应该尽量避免这种情况。
在某些条件下,如接插件引出线,BGA封装的引出线类似的结构时,可能无法避免线宽的变化,应该尽量减少中间不一致部分的有效长度。
10、走线闭环检查规则:
防止信号线在不同层之间形成自环。
在多层板设计中容易发生此类问题,自环将引起辐射干扰。
如下图所示:
11、走线的分枝长度控制规则:
尽量控制分枝的长度,一般的要求是Tdelay<=Trise/20。
12、走线的谐振规则:
主要针对高频信号设计而言,即布线长度不得与其波长成整数倍关系,以免产生谐振现象。
13、走线长度控制规则:
即短线规则,在设计时应该尽量让布线长度尽量短,以减少由于走线过长带来的干扰问题,特别是一些重要信号线,如时钟线,务必将其振荡器放在离器件很近的地方。
对驱动多个器件的情况,应根据具体情况决定采用何种网络拓扑结构。
14、倒角规则:
PCB设计中应避免产生锐角和直角,产生不必要的辐射,同时工艺性能也不好。
在布线中尽量采用135度拐角,如下图所示:
15、器件布局分区/分层规则:
主要是为了防止不同工作频率的模块之间的互相干扰,同时尽量缩短高频部分的布线长度。
通常将高频的部分布设在接口部分以减少布线长度。
同时还要考虑到高/低频部分地平面的分割问题,通常采用将二者的地分割,再在接口处单点相接。
对混合电路,也有将模拟与数字电路分布布置在印制板的两面,分别使用不同的层布线,中间用地层隔离的方式。
16、孤立铜区控制规则:
孤立铜区的出现,将带来一些不可预知的问题,因此将孤立铜区与别的信号相接,有助于改善信号质量,通常是将孤立铜区接地或删除。
在实际的制作中,PCB厂家将一些板的空置部分增加了一些铜箔,主要是为了方便印制板加工,同时对防止印制板翘曲也有一定的作用。
17、电源与地线层的完整性规则:
对于导通孔密集的区域,要注意避免孔在电源和地层的挖空区域相互连接,形成对平面层的分割,从而破坏平面层的完整性,并进而导致信号线在地层的回路面积增大。
18、重叠电源与地线层规划:
不同电源层在空间上要避免重叠。
主要是为了减少不同电源之间的干扰,特别是一些电压相差很大的电源之间,电源平面的重叠问题一定要设法避免,难以避免时可考虑中间隔底层。
在不同信号层间进行供电的电源总线遵循这一规则,即尽量避免重叠。
19、3W规则:
为了减少线间串扰,应保证导线间距足够大,当导线中心间距不少于3倍线宽时,则可保持70%的电场不互相串扰,如要达到98%的电场不互相干扰,可使用10W间距。
在布线密度较低时,信号线的间距可适当地加大,对高、低电平悬殊的信号线应尽可能地短且加大间距。
20.印制导线的宽度:
导线宽度应以能满足电气性能要求而又便于生产为宜,它的最小值以承受的电流大小而定,但最小不宜小于0.2mm,在高密度、高精度的印制线路中,导线宽度和间距一般可取0.3mm;导线宽度在大电流情况下还要考虑其温升,单面板实验表明,当铜箔厚度为50μm、导线宽度1~1.5mm、通过电流2A时,温升很小,因此,一般选用1~1.5mm宽度导线就可能满足设计要求而不致引起温升;印制导线的公共地线应尽可能地粗,可能的话,使用大于2~3mm的线条,这点在带有微处理器的电路中尤为重要,因为当地线过细时,由于流过的电流的变化,地电位变动,微处理器定时信号的电平不稳,会使噪声容限劣化;在DIP封装的IC脚间走线,可应用10-10与12-12原则,即当两脚间通过2根线时,焊盘直径可设为50mil、线宽与线距都为10mil,当两脚间只通过1根线时,焊盘直径可设为64mil、线宽与线距都为12mil。
21.印制导线的屏蔽与接地:
印制导线的公共地线,应尽量布置在印制线路板的边缘部分。
在印制线路板上应尽可能多地保留铜箔做地线,这样得到的屏蔽效果,比一长条地线要好,传输线特性和屏蔽作用将得到改善,另外起到了减小分布电容的作用。
印制导线的公共地线最好形成环路或网状,这是因为当在同一块板上有许多集成电路,特别是有耗电多的元件时,由于图形上的限制产生了接地电位差,从而引起噪声容限的降低,当做成回路时,接地电位差减小。
另外,接地和电源的图形尽可能要与数据的流动方向平行,这是抑制噪声能力增强的秘诀;多层印制线路板可采取其中若干层作屏蔽层,电源层、地线层均可视为屏蔽层,一般地线层和电源层设计在多层印制线路板的内层,信号线设计在内层和外层。
板的布局:
1.印制线路板上的元器件放置的通常顺序:
放置与结构有紧密配合的固定位置的元器件,如电源插座、指示灯、开关、连接件之类,这些器件放置好后用软件的LOCK功能将其锁定,使之以后不会被误移动;
放置线路上的特殊元件和大的元器件,如发热元件、变压器、IC等;
放置小器件。
2.元器件离板边缘的距离:
可能的话所有的元器件均放置在离板的边缘3mm以外或至少大于板厚,这是由于在大批量生产的流水线插件和进行波峰焊时,要提供给导轨槽使用,同时也为了防止由于外形加工引起边缘部分的缺损,如果印制线路板上元器件过多,不得已要超出3mm范围时,可以在板的边缘加上3mm的辅边,辅边开V形槽,在生产时用手掰断即可。
3.高低压之间的隔离:
在许多印制线路板上同时有高压电路和低压电路,高压电路部分的元器件与低压部分要分隔开放置,隔离距离与要承受的耐压有关,通常情况下在2000kV时板上要距离2mm,在此之上以比例算还要加大,例如若要承受3000V的耐压测试,则高低压线路之间的距离应在3.5mm以上,许多情况下为避免爬电,还在印制线路板上的高低压之间开槽。
(中文版本:
V0.00)
PCB设计指导
更改说明:
版本
内容
V0.00
1、PCB设计指导;
2、模拟部分和音频;
3、USB部分考虑;
4、SDRAM部分走线考虑;
5、ESD方面考虑;
6、EMI方面考虑;
7、补充说明部分。
8、SENSORPCB做板事项
1、PCB设计指导
.层分配,地层和电源层
.DC/DC转换和电源
2、模拟部分和音频
.模拟地和数字地
.耳机电路布局
.AUDC_VREFADC,AUDC_VREFDAC,AUDC_VCM信号
.麦克风电路布局
.摄像头部分考虑
.Linein部分考虑
3、USB部分考虑
.高速USB设计指导
.一些比较差的USB走线
4、SDRAM部分走线考虑
.SDRAM时钟信号
.地址、片选及其它控制信号
.SDRAM数据线
5、ESD方面考虑
6、EMI方面考虑
7、补充说明部分
8、SENSORPCB做板事项
PCB设计的具体内容:
建议PCB设计用4或者6层
⏹4层定义
⏹第一层(顶层)->走线和地
⏹第二层(内层)->走线和电源层
⏹第三层(内层)->完整的地层(可能有模拟地和数字地)
⏹第四层(底层)->走线和地
说明:
第二层和第三层可以互换,根据主要元件的布局层面确定.其紧邻层为地.
⏹6层定义
⏹第一层(顶层)->走线和地
⏹第二层(内层)->走线和电源层
⏹第三层(内层)->信号
⏹第四层(内层)->信号
⏹第五层(内层)->完整的地层
⏹第六层(底层)->走线和地
说明:
第二层和第五层可以互换,根据主要元件的布局层面确定.其紧邻层为地.
●地层
用过孔创建一个地环在PCB的周围。
使用的最小的过孔是0.254mm。
建议使用0.3mm的过孔。
每一个过孔的间距在1.27mm到2.5mm之间。
尽可能的用通孔在每层每边都有。
如图
(一)
图
(一)
●电源层
分割电源层达到分配每个独立的电源.独立的电源如下:
1、提供给DSP内核和模拟电源部分。
2、提供给数字I/O口和外围设备。
3、2_8V和VDD18(提供给摄像头电源)该两路电源的纯度是获得好的图像质量的保证.
•PCB走线如果可能的话,信号走线使用6mil,走线间距使用6mil.放置0.1uF的退耦电容在对应的DSP电源脚上,并尽可能的靠近.它的走线尽可能的粗.电源正极的走线最少要0.8mm,并尽可能的走在电源层上.因为电源上承载着大的电流.使用粗的走线能有助于电池的寿命和DC/DC转换的上电驱动以及降低纹波噪声.连接电池的正负极,最好使用3个以上的过孔,其中负极直接连到地层上.一个内层全部是整个地层。
•DC/DC转换器放置10uH的功率的电感在DC/DC的输出SW脚,并尽可能的靠近SW脚.并且尽可能的走线最少是0.6mm.一个好的建议是把DC/DC芯片跟功率电感尽可能的放在PCB的同一边.如果它们不在PCB的同一边的话.需要使用多个过孔连接功率电感到SW脚.DC/DC转换器的电源输入端的电源滤波电容最好是钽电容.当DC/DC芯片被使用,钽电容的值建议使用4.7uF或者是10uF.或者使用一个ESR值低的电容.而且功率电感的输出端最好连接0.1uF和10uF的电容.这些电容尽可能的靠近,并离DC/DCIC的输出端最多4mm远.被放置的0.1uF的退耦电容最好放在10uF的电容的前面.
•模拟地和数字地模拟地和数字地最好被分开,通过电感或0欧电阻连接,如果板太小无法分割模拟和数字地,可以直接相连,但是要考虑数字信号的地回路不要影响到模拟部分。
为了帮助提高模拟部分质量各自走自己的地环路.这样是避免模拟部分从数字地耦合数字信号.特别是对音频地和SENSOR的地.
闪光灯的地:
FGND
FGND请不铺铜,且此网络最好与其它的元件、网络保持3MM以上.
高压网络也是如此。
•所有Audio部分的走线尽可能的宽。
音频输出的所有元器件应该尽可能靠近耳机插座.建议把这些与音频有关的元器件和走线放在一起,并尽可能的与系统音频输出在PCB的同一部分.尽量避免从其他的信号耦合噪声.音频输出走线的宽度不少于0.254mm的宽度。
耳机布局走音频信号线应该远离NANDFlash的数据线和控制线以及高频信号,也要远离晶振电路.如果音频信号线走线离这些信号线太近就会影响音频的质量.
(备注:
上图中的音频器件应该都放在一起,并与音频输入、输出的插座尽可能的靠近。
走线尽量的宽。
避免过孔,避免跨越数字和模拟地。
Audio部分的地环路不允许有多路返回和环状回路。
)
·AUDC_VREFADC,AUDC_VREFDAC,AUDC_VCM信号的滤波钽电容10uF和瓷片电容0.1uF尽量靠近主控IC附近.其走线需要远离高频数字信号。
如SDRAM,NANDFLASH的数据线,地址线和控制线。
•麦克风走声音输入信号线应该远离NANDFlash的数据线和控制线以及高频信号,也要远离晶振电路.如果MIC输入信号走线离这些信号线太近就会影响音频输入的质量.走MICBIAS模拟线应该远离DC/DC的功率电感,数字信号线,控制线和晶振电路.放置滤波器件尽可能的靠近麦克风.MIC输入信号与MICBIAS电源信号需要隔开距离.避免相互干扰.最好对MIC输入信号做包地处理.麦克风的地线应该分开数字地线.避免耦合数字噪声.
•Linein方面的考虑
Linein的输入耳机插座的信号线应该放置分离电阻在它的的输入端.保护芯片避免因为输入信号的冲击损坏芯片.与Linein有关的元器件也应该尽可能的放置在一起.地线也与数字地线分开.
•Sensor方面的考虑
Sensor的供电要求很稳定且纯的2.8V和1.8V的电源.所以,建议LDO和大容值的胆电容被使用在该电源部分.Sensor的模拟地要求独立的地环.以避免从大地受到干扰噪声.
这里特别注明一下:
SENSOR地的设计:
SENSOR地它又分为两部分地:
一、SDGND
二、SAGND(这网络特别重要)
SAGND走线越粗越好,且此地要单接点到GND,如下图:
•USB方面的考虑
USB的差分信号线保持平行走线,以达到90ohm的差分阻抗.由于PCB和走线的因素这样的平行走线的要求是很难达到的.为了避免这样的偏差尽可能的减少.建议走线宽度不少于0.254mm,差分信号线的间距不少于0.254mm.这样尽可能的接近90ohm的差分阻抗.
•高速的USB
为了获得理想的信号质量建议高速USB的差分信号线与其他的信号线的间距最好是0.5mm以上.这样有助于避免交互干扰.另一种选择达到90ohm的差分阻抗的方法.可以在USB的差分信号线对加上6pF到地.因为有些设计需要这些,但是当有些PCB设计达不到90ohm的差分阻抗就需要这些.PCB布局时,这些焊盘需要保留在需要的时候.
D+、D-的线宽跟线距为9mil,这两个信号线旁不可以铺铜,应该将地裸空。
如下图:
•一些较差的USB走线
一些很普通的较差的USB走线是USB走线使用了过多的过孔.跨越电源和地线的分割层.USB的信号对的两边地线不对称.不平行的信号对和过多的过孔将会引起阻抗的不连续这样会导致较差的信号质量.
·SDRAM部分走线考虑
1.SDRAM时钟信号
时钟信号频率较高,为避免传输线效应,按照工作频率达到或超过75MHz时布线长度应在1000mil以内的原则及为避免与相邻信号产生串扰,走线长度不超过1100mil,线宽10mil,与其他外部信号间距20mil。
最好包地。
2.地址、片选及其它控制信号:
线宽5mil,同类型控制信号间距10mil,与其他外部信号间距20mil,过孔尽量少,最好在2个以内。
与时钟信号做等长度走线处理。
3.SDRAM数据线:
线宽5mil,同类型数据信号间距5mil,与其他外部信号间距10mil,尽量在同一层布线,数据线与时钟线的线长做等长度走线处理。
•ESD方面的考虑
1、要求有好的ESD的PCB设计建议使用6层的PCB设计,并有独立的电源层和地层.所有的元器件的地盘都应该连接到大地的地环盘.磁珠也应该连接到每个信号线和外围设备之间.压敏电阻也应该加到USB的各个信号线,音频信号线和按键的信号线到地.按键和开关尽量使用绝缘体的元器件.USB插座应该被非导体的胶体盖住.如果金属或者导体被使用的话,应该设计让静电电流均匀的分布在PCB板的四周.按键和开关与PCB间的空气的空隙尽可能的小.避免使用有金属外环的耳机插座.
2、有关复位电路部分。
在复位脚与大地之间串接68pF的陶瓷滤波电容。
复位电路部分的所有元器件应该尽可能的都靠近芯片的复位脚。
复位走线尽量的短。
如果走线长的话要走中间层。
如下图所示
3、在对PCB放静电时,为了更多的大地分布电荷。
就需要在PCB的周围尽可能多的设置地VIA是非常有帮助的。
4、对USB_VDD33和VDD33的LDO的NC脚上都跨接0.01uF的滤波电容到地。
滤除静电对电源的瞬间的影响。
5、芯片code电源网络是芯片核心电源的抗静电的稳定性。
需要增加68pF和0.01uF的陶瓷电容到地。
并尽可能的靠近芯片的管脚。
6、尽可能的加大地的面积。
并尽可能让地层完整。
整机的电源走线要求尽量粗而短。
电源与地的回路要尽量的小。
只有这样才能保证静电很快的被释放掉。
7、晶振外壳要接地.USB外壳与DGND经过0.1uF电容连接.靠近USB附近的DGND尽量多打过孔。
•EMI方面的考虑
放置0.1uF的滤波电容在各自对应的电源脚上.放置10uH的DC/DC功率电感尽可能的靠近DC/DC转换器的SW脚,并使用有磁环包裹的功率电感.这有助于抑止DC/DC转换的高次谐波的噪声.放置0.1uF和10uF的滤波的电容,并尽可能靠近功率电感的输出端.数字信号线尽量走在内层.时钟信号线的走线尽量的短.一些EMI器件在必要的时候可以加在重要的信号线上.
补充说明部分:
1、Audio部分的“AUD_SCLK”网络线不要与音频输出网络走线靠近。
并且音频输出网络线与其他信号线远离。
有可能的话用GND隔离其他网络线。
2、I2C_SCLK和I2C_SDA尽量的等长,平行的走线。
并远离其他时钟,复位和模拟网络。
BadLayout:
(图中绿色线为I2C_SCLK和I2C_SDA)
GoodLayout:
3、大电流的电源网络要用至少2-3个VIA过孔。
有大电流流过的地线也要用至少2-3个VIA过孔。
4、PHONE_R、PHONE_L绝对不能平行紧贴着走线,否则有可能发生rosstalk。
同理,LINEIN_R、LINEIN_L也一样。
BadLayout:
GoodLayout:
5、Audio的信号跟信号之间最好能铺地信号。
6、GNDLayer最好是靠近放置IC的Layer。
7、在Placement时,需同时考虑Power与GND的布局,可否能够形成一片完整的区块。
应避免区块变成狭长形,影响到信号品质。
BadLayout:
GoodLayout:
以上两图分析:
A、BadLayout的GNDLayer有些铺铜的地方太过狭小,对信号来说并没有太大的帮助,而且有太多狭长型区块产生。
GoodLayout的GNDLayer较完整。
B、BadLayout的AGND、DGND大小不够平均。
GoodLayout的AGND、DGND较平均。
8、DGND跟AGND的铜箔大小要相近,以免影响到信号品质。
9、Power线要加粗。
ByPass电容尽量放置在IC附近。
布设Power线路时,尽量将同一种电源放置在附近,如此一来有助于铺铜方便,也可使铜箔区域成为一个完整形状。
10、Bead最好能横跨在两种不同Power或GND的中间,在铺铜时可利用Bead当分界点
11、摆放零件时,尽量将同一个区域的电路放在一起,可方便Layout,以及方便寻找零件。
摆放NandFlash和SDRAM时,旁边最好能够预留足够空间摆放NandFlash和SDRAM电源的滤波电容。
12、FM模块走线:
(a)FM模块应尽量靠近耳机接口。
(b)FM模块音频信号输出线两各走一根地线包走来。
(c)FM下面应尽少走线,不走高频线。
(d)FM模块电源脚滤波电容应尽可能靠近。
13、晶振电路走线:
(a)连到晶振输入/输出端(如XCLKIN、XCLKOUT)的走线尽量短,以减少噪声干扰及分布电容对Crystal的影响。
(b)如有可能,晶振外壳接地。
(c)晶振电路的电容应尽量靠近晶振。
(d)远离一些
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- PCB 总结