数字电路与系统.docx
- 文档编号:29891909
- 上传时间:2023-08-03
- 格式:DOCX
- 页数:13
- 大小:96.42KB
数字电路与系统.docx
《数字电路与系统.docx》由会员分享,可在线阅读,更多相关《数字电路与系统.docx(13页珍藏版)》请在冰豆网上搜索。
数字电路与系统
大工15秋《数字电路与系统》开卷考试期末复习资料
一、单项选择题
1、各种格雷码的共同特点是任意两个相邻码之间有几位不同()
A.一B.二
C.三D.四
2、实现与运算后再进行非运算的复合逻辑门电路称为()。
A.异或门B.同或门
C.或非门D.与非门
3、变量每增加一个,其函数卡诺图的小格数就增加()倍。
A.B.1
C.D.2
4、下列哪项可以影响组合逻辑电路某一时刻的输出()
A.电路的原有状态B.此时刻前的输入
C.此时刻前的输出D.此时刻的输入
5、()的功能是将一种码制的代码转换成另一种码制的代码。
A.二进制译码器B.十进制译码器
C.码制变换译码器D.显示译码器
6、由与非门构成的基本RS触发器中,当两个输入端都为1时,触发器()。
A.具有保持功能B.置1
C.置0D.是不确定状态
7、74LS175是()位集成寄存器。
A.四B.三
C.二D.一
8、555定时器的电压范围为()V。
A.0-3B.3-5
C.0-18D.3-18
9、使用双极性码时,其满刻度值是单极性码满刻度值的()倍。
A.B.1
C.D.2
10、下列选项中,哪项不是半导体存储器按照信息存取方式划分的()
A.顺序存储器B.随机存储器
C.只读存储器D.双极型存储器
11、有关单稳态触发器哪种说法是错误的()
A.两个工作状态,一个是稳态,一个是暂稳态;
B.没有外加触发信号时,电路处于稳定状态;
C.在外加信号作用下,由稳态反转到暂稳态;
D.稳态持续一段时间以后,会会自动过渡到暂稳态;
12、下面哪个内容不是逐次逼近型ADC的组成部分()
A.电压比较器B.逻辑控制电路
C.串行数字输出D.逐次逼近寄存器
13、
的对偶式是()。
A.
B.
C.
D.
14、
是否存在竞争冒险,如果存在,是什么型()
A.存在,0型冒险
B.存在,1型冒险
C.不存在竞争冒险
D.即存在0型冒险,又存在1型冒险
15、有关存储器二进制单元的容量以下说法哪种正确()
A.1Byte=8bitB.4096位是256字节
C.4096bit=256BD.212=1K
答案:
1~5ADBDC6~10AADAD11~15DCCAA
二、填空题
1、
(1)(1111110)2=()10
(2)(87)16=()10
(3)10=()2(保留小数点后4位)
(4)(66)8=()16
(5)(76)10=()8
(6)(1110010)2=()10
(7)(A6)16=()10
(8)10=()2(保留小数点后4位)
(9)(37)8=()16
(10)(54)10=()8
(11)(101)10=()2
(12)(87)10=()16
(13)2=()10
(14)(6B)16=()2
(15)(64)8=()10
2、
题号
原码
反码
补码
十进制数
(1)
010110
42
(2)
0,1101
13
(3)
1,1001
1,0110
(4)
0,0100
0,0100
(5)
1,1111
-1
(6)
101110
010010
(7)
0,1001
9
(8)
0,111110
62
(9)
0,0110
0,0110
(10)
1,1111
-1
(11)
010110
42
(12)
0,1111
15
(13)
1,1101
-13
(14)
0,0110
0,0110
(15)
1,1110
-2
(16)
0,
0,
(17)
0,
0,
(18)
0,
0,
答案:
1、
(1)126
(2)135
(3)(保留小数点后4位)(4)36
(5)114(6)114
(7)166(8)(保留小数点后4位)
(9)1F(10)66
(11)1100101(12)57
(13)(14)110
(15)52
2、
题号
原码
反码
补码
十进制数
(1)
101010
010101
(2)
0,1101
0,1101
(3)
1,0111
-9
(4)
0,0100
4
(5)
1,0001
1,1110
(6)
010001
46
(7)
0,1001
0,1001
(8)
0,111110
0,111110
(9)
0,0110
6
(10)
1,0001
1,1110
(11)
101010
010101
(12)
0,1111
0,1111
(13)
1,0010
1,0011
(14)
0,0110
3
(15)
1,0010
1,1101
(16)
0,
+
(17)
0,
+
(18)
0,
+
三、化简题
1、请用公式法化简下式:
2、请用公式法化简下式:
3、请用公式法化简下式:
4、请将下面的卡诺图化简,并写出化简后的式子。
5、请写出上一小题(三、4)卡诺图的所描述逻辑式的最小项。
6、请将下面的卡诺图化简,并写出化简后的式子。
7、请写出上一小题(三、6)卡诺图的所描述逻辑式的最小项。
8、请将下面的卡诺图化简,并写出化简后的式子。
9、请写出上一小题(三、8)卡诺图的所描述逻辑式的最小项。
答案:
1、
2、
3、
4、
5、F=m0+m1+m2+m3+m5+m6+m7
=m(0,1,2,3,5,6,7)=
(0,1,2,3,5,6,7)
6、
7、F=m0+m1+m2+m3+m6+m7+m14+m15
=m(0,1,2,3,6,7,14,15)=
(0,1,2,3,6,7,14,15)
8、
9、F=m0+m1+m2+m3+m5+m8+m9+m10+m11+m14+m15
=m(0,1,2,3,5,8,9,10,11,14,15)=
(0,1,2,3,5,8,9,10,11,14,15)
四、判断题(对的用√表示、错的用×表示)
1、对于一个逻辑函数F,有四个逻辑变量A、B、C、D,依次为顺序,则
和
是两个相邻的最小项。
()
2、
为或与表达式。
()
3、组合逻辑电路没有时钟参与运算。
()
4、
。
()
5、触发器按照触发方式可分为电平触发,边沿触发,JK触发。
()
6、对于一个逻辑函数F,有四个逻辑变量A、B、C、D,依次为顺序,则
和
是两个相邻的最小项。
()
7、
为与或表达式。
()
8、时序逻辑电路有时钟参与运算。
()
9、
。
()
10、触发器按照内部结构分为RS,D,JK,T,T'触发器。
()
11、对于一个逻辑函数F,有四个逻辑变量A、B、C、D,依次为顺序,则
和
是两个相邻的最小项。
()
12、
为与或非表达式。
()
13、编码器是时序逻辑电路。
()
14、
。
()
15、触发器按照外部结构可分为基本,时钟,主从,维持阻塞,负边沿,CMOS触发。
()
答案:
1~5√×√××6~10×√√××11~15×××√×
五、简答题
1、请在下图
中补全主从
触发器输出端
、
的电压波形图,主从
触发器如图
所示。
设触发器的初态
。
答:
2、请在下图
中补全基本
触发器输出端
、
的电压波形图,基本
触发器如图
所示。
设触发器的初态
。
答:
3、或非门组成的基本
触发器电路如图(a)所示,已知
和
的波形如图(b)所示。
试画出
、
的波形图。
设触发器的初态
。
答:
4、试分析下图的计数器为模几计数器并画出状态图。
答:
5、请用右图的译码器实现函数。
答:
6、请用右图的译码器实现函数
答:
7、请用右图的译码器实现函数。
答:
8、请分析右图数据选择器所表示的逻辑Y是什么,并化简之。
答:
9、请分析右图数据选择器所表示的逻辑Y是什么,并化简之。
答:
10、请分析右图数据选择器所表示的逻辑Y是什么,并化简之。
答:
11、有一理想指标的5位D/A转换器,满刻度模拟输出为12V,若数字量为11001,采用下列编码方式时,其归一化表示法的DAC输出电压Vo分别为多少
(1)自然加权码;
(2)原码。
答:
(1)∵FSR=12V X1~X5=11001(25)10
∴
(2)X1~X5=11001 为原码,(-9)
12、有一理想指标的5位D/A转换器,满刻度模拟输出为12V,若数字量为11001,采用下列编码方式时,其归一化表示法的DAC输出电压Vo分别为多少
(1)反码;
(2)补码。
答:
(1)X1~X5=11001 为反码
∴原码=10110(-6)
∴
(2)X1~X5=11001 为补码
∴原码=10111(-7)
∴
13、有一理想指标的5位D/A转换器,满刻度模拟输出为12V,若数字量为10001,采用下列编码方式时,其归一化表示法的DAC输出电压Vo分别为多少
(1)反码;
(2)补码。
答:
(1)X1~X5=10001 为反码
∴原码=11110(-14)
∴
(2)X1~X5=10001 为原码,(-1)
六、计算题
1、已知下图所示的逻辑电路,分析该电路的逻辑功能。
答:
显然,电路中没有记忆单元,不存在反馈支路,此电路属于组合逻辑电路,可按以下步骤分析:
(1)写出各级输出的逻辑表达式。
(2)列真值表(见表1)。
表1真值表
0?
?
0?
?
0
0?
?
0?
?
1
0?
?
1?
?
0
0?
?
1?
?
1
1?
?
0?
?
0
1?
?
0?
?
1
1?
?
1?
?
0
1?
?
1?
?
1
0
0
0
1
0
1
1
1
0
1
1
0
1
0
0
1
从F1和F2表达式及真值表可以看出:
F1为三变量表决电路,变量取值多于或等于两个1时,输出为1;
F2为三变量异或电路,三变量取值有奇数个1时输出为1,否则为0,此电路可用来检验三位二进制码的奇偶性。
2、请设计一个8421BCD码的检码电路。
要求当输入量
,或
时,电路输出
为高电平,否则为低电平。
用与非门设计该电路,写出
的表达式。
答:
根据题意,得到如下真值表。
A
B
C
D
L
A
B
C
D
L
0
0
0
0
1
1
0
0
0
1
0
0
0
1
1
1
0
0
1
1
0
0
1
0
1
1
0
1
0
1
0
0
1
1
1
1
0
1
1
1
0
1
0
0
0
1
1
0
0
1
0
1
0
1
0
1
1
0
1
1
0
1
1
0
0
1
1
1
0
1
0
1
1
1
0
1
1
1
1
1
由真值表写出逻辑函数表达式,从而
由下卡诺图化简可得
或
逻辑图如下图所示。
3、一个由3线-8线译码器和与非门组成的电路如下图所示,试写出Y1和Y2的逻辑表达式。
答:
根据74138功能表,有
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 数字电路 系统
![提示](https://static.bdocx.com/images/bang_tan.gif)