多功能数字钟电路设计.docx
- 文档编号:29832098
- 上传时间:2023-07-27
- 格式:DOCX
- 页数:13
- 大小:629.64KB
多功能数字钟电路设计.docx
《多功能数字钟电路设计.docx》由会员分享,可在线阅读,更多相关《多功能数字钟电路设计.docx(13页珍藏版)》请在冰豆网上搜索。
多功能数字钟电路设计
学号:
0120909320427
课程设计
题目
多功能数字钟电路设计
学院
信息工程学院
专业
通信工程
班级
通信0904班
姓名
黄芬
指导教师
刘雪冬
多功能数字钟电路设计
1多功能数字钟电路设计要求1.1基本要求
(1)准确计时,以数字形式显示时,分,秒的时间。
(2)小时电路“二十四翻一”,分电路和秒电路“六十翻一”。
(3)校正时间。
2.2拓展要求
整点报时
2多功能数字钟电路系统原理框图
3方案设计与选择
3.1时间脉冲产生电路
3.1.1振荡器的设计与选择
振荡器是数字钟的核心。
振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度。
方案一:
由集成电路定时器555与RC组成的多谐振荡器作为时间标准信号源。
图1555与RC组成的多谐振荡器
方案二:
选用石英晶体构成振荡器电路。
石英晶体振荡器的作用是产生时间标准信号。
因此,一般采用石英晶体振荡器经过分频得到这一时间脉冲信号。
如下图采用的32768晶体振荡电路,其频率为32768Hz,然后再经过15分频电路可得到标准的1Hz的脉冲输出.R的阻值,对于TTL门电路通常在0.7~2KΩ之间;对于CMOS门则常在10~100MΩ之间。
图2石英晶体振荡器图
方案三:
由集成逻辑门与RC组成的时钟源振荡器。
由门电路组成的多谐振荡器的振荡周期不仅与时间常数RC有关,而且还取决于门电路的阈值电压VTH,由于VTH容易受到温度、电源电压及干扰的影响,因此频率稳定性较差,只能用于对频率稳定性要求不高的场合
图3门电路组成的多谐振荡器图
方案三的门电路组成的多谐振荡器频率稳定性较差,不适合作为脉冲发生器。
方案二的石英晶体振荡器虽然稳定性好,但是输出信号的频率非常高,需要经过多级分频。
方案一的555定时器与RC组成的多谐振荡器适用于对稳定性要求不是特别高的情况,且RC选择恰当的时候可以产生1KHZ的脉冲信号。
综合以上因素,选择方案一。
参数确定:
555定时器的脉冲时间是由于RC充放电确定的。
根据三要素公式:
充电过程的方程式:
充电时间为:
放电过程的方程式:
放电时间为:
总时间为:
频率为:
首先确定C1=0.1uf,R2=5.1K,需要输出频率f=1KHZ,将充放电时间算出,确定电阻R1。
通过确定R1=4.1K。
3.1.2分频器的设计
分频器的工作目的主要有两个:
第一,产生标准的秒脉冲。
第二,是提供电路工作所需要的信号,比如校时电路中用到的10HZ,就是为了校时方便而设计。
选择计数器作为分频器,计数器有很多元件可以选择,但是要合理充分的利用,选择3片中规模集成计数器74LS90可以完成上诉功能,74LS90是二—五—十进制计数器。
因为555定时器产生1KHZ的信号,第一片的Q3输出100HZ,第二片的Q3输出10HZ,第三片输出1HZ。
经过3次1/10分频后正好是1HZ,为标准的秒输入脉冲。
电路图下图:
图4分频电路
3.2时分秒计数器的设计
3.2.1分、秒计数部分设计
分和秒一样,都采用60进制计数,本设计选用74LS90作为计数器。
设计电路图如下图。
当分(秒)计数部分的个位接受秒计数部分的信号(秒计数接受的信号为振荡器经分频后输出的1HZ的标准脉冲),计数满60后向时计数部分的十位给出一个进位信号。
分(秒)十位计数部分接受个位的进位信号并进行计数,计满6就想前一级给出进位信号。
当十位和个位计满60个数后计数器清零。
计数规律是从00——59——00。
图5分、秒计数部分电路设计
3.3.1时计数部分设计
时间计数设计为24进制计数,有多种计数器可供选择,本设计仍选74LS90作为计数器。
设计电路图下图。
当时计数部分的个位接受分计数部分的信号,计数满10后向时计数部分的十位给出一个进位信号。
时十位计数部分接受个位的进位信号并进行计数,当十位和个位计满24个数后计数器清零。
计数规律是从00——23——00。
图6时计数部分电路
3.3显示电路的设计
显示部分有数码管和BCD数码管译码器74LS48组成。
根据74LS48的特性设计如下图所示电路。
Q0-Q3接受计数器输出的数据,按照数码管显示规律译码出可直接输入数码管的数据,将时间实时显示出来。
图7数码管显示电路
3.4校时电路的设计
当数字钟接通电源或者计时出现错误时,需要校正时间,校时是数字钟应具备的基本功能。
一般的电子手表都具有时、分、秒等校时功能。
为了电路简单,我们只对时和分进行校时。
校时电路要求在小时校正时不影响分和秒的正常计数,在分校时时不影响秒和小时的计数。
时校时电路和分校时电路都是一致的,校时脉冲信号为10HZ脉冲,这样速度正好适中,适合校时。
图8校时电路
值得注意的是,由与非门构成的组合逻辑电路,在开关S闭合和打开的时候容易发生抖动,从而使校时出现错误,对于这中情况要采取去抖的措施,接上电容就可以,但是为了让去抖更有效,加上了由与非门组成的RC触发器。
由此可以保证电路不会有抖动现象。
改进图如下图:
图9改进的校时电路
3.5整点报时电路设计
设计原理图如下图9,由图可知,当分十位Q0Q1、分个位Q0Q3、秒十位Q0Q2和秒个位Q3同时为“1”时,电路驱动NPN三极管,报时电路工作,即当分、秒时间为59分58-59秒两秒内蜂鸣器发出响声报时。
图9整点报时电路
3.6总体设计电路图
图11总体电路图
4、元器件的选择
4.1振荡器NE555
NE555(TimerIC)大约在1971年由SigneticsCorporation发布,在当时是唯一非常快速且商业化的TimerIC。
4.1.1.NE555的特点
1.只需简单的电阻器、电容器,即可完成特定的振荡延时作用。
其延时范围极广,可由几微秒至几小时之久。
2.它的操作电源范围极大,可与TTL,CMOS等逻辑闸配合,也就是它的输出准位及输入触发准位,均能与这些逻辑系列的高、低态组合。
3.其输出端的供给电流大,可直接推动多种自动控制的负载。
4.它的计时精确度高、温度稳定度佳,且价格便宜。
4.1.2NE555引脚位配置说明
如右图NE555接脚图
Pin1(接地)-地线(或共同接地),通常被连接到电路共同接地。
Pin2(触发点)-这个脚位是触发NE555使其启动它的时间周期。
触发信号上缘电压须大于2/3VCC,下缘须低于1/3VCC。
Pin3(输出)-当时间周期开始555的输出输出脚位,移至比电源电压少1.7伏的高电位。
周期的结束输出回到O伏左右的低电位。
于高电位时的最大输出电流大约200mA。
Pin4(重置)-一个低逻辑电位送至这个脚位时会重置定时器和使输出回到一个低电位。
它通常被接到正电源或忽略不用。
Pin5(控制)-这个接脚准许由外部电压改变触发和闸限电压。
当计时器经营在稳定或振荡的运作方式下,这输入能用来改变或调整输出频率。
Pin6(重置锁定)-Pin6重置锁定并使输出呈低态。
当这个接脚的电压从1/3VCC电压以下移至2/3VCC以上时启动这个动作。
Pin7(放电)-这个接脚和主要的输出接脚有相同的电流输出能力,当输出为ON时为LOW,对地为低阻抗,当输出为OFF时为HIGH,对地为高阻抗。
Pin8(V+)-这是555个计时器IC的正电源电压端。
供应电压的范围是+4.5伏特(最小值)至+16伏特(最大值)。
参数功能特性:
•供应电压4.5-18V
•供应电流3-6mA
•输出电流225mA(max)
•上升/下降时间100ns
.NE555的相关应用:
NE555的作用范围很广,但一般多应用于单稳态多谐振荡器(MonostableMutlivibrator)及无稳态多谐振荡器(AstableMultivibrator)。
4.2计数器74LS90
74LS90计数器是一种中规模二一五-十进制计数器,下降沿触发,R0
(1),R0
(2)是清零端,R9
(1),R9
(2)是置9端,CPA和QA可组成一个二进制计数器,CPB和QBQCQD组成五进制计数器;若把QA和CPB相连,脉冲从CPA输入,则构成8421BCD码十进制计数器。
由74LS90的truthtable可以看出,选择74LS90可以在数字钟进位和清零上有极大的方便,不需要其他门电路辅助就能自己完成进位和清零。
图1274LS90的连接图
表174LS90计数/复位真值表
表274LS90BCD数码顺序
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 多功能 数字 电路设计
![提示](https://static.bdocx.com/images/bang_tan.gif)