数字钟电路板word版.docx
- 文档编号:29776120
- 上传时间:2023-07-26
- 格式:DOCX
- 页数:14
- 大小:200.80KB
数字钟电路板word版.docx
《数字钟电路板word版.docx》由会员分享,可在线阅读,更多相关《数字钟电路板word版.docx(14页珍藏版)》请在冰豆网上搜索。
数字钟电路板word版
项目名称:
数字钟电路的安装与调试
指导教师:
实习时间:
实习地点:
电工电子训练中心
一、实习目的
电子工艺实习是电类专业重要的实践教学环节,通过实习,使我们了解常用电子元件的识别与检测的方法,熟悉焊接、电子电路设计等工艺,增强感性认识,加深已学理论知识,提高基本操作技能,提高我们分析问题、解决问题的能力,为学好后续课程以及将来的工作打好坚实的基础。
二、实习要求
1、熟悉和掌握常用仪器、仪表的使用。
2、掌握常用电子元件的识别与检测方法。
3、掌握安装、调试电子线路的基本方法。
三、实习工具和仪器设备
1、电烙铁1把
2、烙铁架1个
3、剪刀1把
4、镊子1把
5、尖嘴钳1把
6、一字起1把
7、万用表1个
8、锉刀、焊锡丝、松香根据需要自取
四、实习元件
1、色环电阻470Ω2个
2、色环电阻100Ω6个
3、电解电容1uF1个
4、电容0.1nF14个
5、555定时器1个
6、4518计数器5个
7、74ls47译码器6个
8、74ls08二输入端四与门1个
9、共阳极LED数码管6个
10、8脚引脚座1个
11、14脚引脚座1个
12、16脚引脚座11个
13、40脚引脚座2个
14、双面PCB1块
五、实习内容
1、电路图
数字钟电路
2、电路原理
数字钟电路由时钟信号(1KHZ矩形脉冲)产生电路、千分频电路、加计数电路以及译码显示电路构成。
①时钟信号(1KHZ矩形脉冲)产生电路:
该电路是由555定时器及外部阻容元件(R1、R2、C1、C2、C3)构成的多谐振荡电路。
多谐振荡器也称无稳态触发器,它没有稳定状态,只有两个暂稳态,同时它不须要外加触发脉冲,就能输出一定频率的矩形脉冲(即自激振荡)。
(a)电路图(b)波形图
接通电源
后,它经过电阻
和
对电容C充电,当
上升略高于
时,比较器C1的输出为“0”,将触发器置“0”,
为“0”。
这时,
=1,放电管T导通,电容C通过
和T放电,
下降。
当
下降略低于
时,比较器C2的输出为“0”,将触发器置“1”,
又由“0”变为“1”。
由于
=0,放电管T截止,
又经过
和
对电容C充电。
如此重复上述过程,
为连续的矩形波。
第一个暂稳状态的脉冲宽度
,即
从
充电上升到
所需的
(
+
)Cln2=0.7(
+
)C
第二个暂稳状态的脉冲宽度
,即
从
放电下降到
所需的时间:
Cln2=0.7
C
振荡周期
T=
+
0.7(
+2
)C
振荡频率
由555定时器组成的振荡器,最高工作频率可达300kHZ。
输出波形的占空比
D=
=
若R1=R2,则D=2/3
②千分频电路:
十进制加计数器的计数过程如上图。
第一片计数器(左)的CLK(时钟输入端,上升沿有效)端,送入的脉冲信号是多谐振荡电路产生的1000HZ矩形脉冲。
第一片计数器的计数输出端Q3与第二片计数器(中)的EN(时钟输入端,下降沿有效)端连接,即将Q3的输出信号作为第二片计数器的时钟信号。
因为EN作为时钟输入端,是下降沿有效,只有当Q3的状态由“1”变成“0”时,才能触发第二片计数器做一次加计数,在这个过程中,第一片计数器已经做了十次加计数,因此第二片计数器的计数频率是第一片计数器的十分之一。
同理,第三片计数器(右)的计数频率是第二片计数器的十分之一。
第三片计数器的输出端Q3与加计数电路中的“秒”的个位计数器的EN端相连。
加计数电路中的所有计数器与千分频电路中的计数器是相同的,都是十进制加计数器。
因此,加计数电路中的“秒”的个位计数器的计数频率又是千分频电路中第三片计数器的十分之一。
综上所述,加计数电路中的“秒”的个位计数器的计数频率是多谐振荡电路产生的矩形脉冲频率(1000HZ)的一千分之一,也就是1HZ,即三个十进制加计数器构成了一个千分频电路,把输入的1000HZ信号变成了1HZ信号输出。
③加计数电路、译码显示电路:
该电路中的三个与门是集成在74ls08中的。
“秒”的个位是满十进一,即“秒”的个位计数器做了十次加计数后,去触发“秒”的十位做一次加计数,这个过程与千分频电路中相邻两片计数器的工作过程相同,因此“秒”的个位、十位计数器的连接方式也与它相同。
同理,“分”和“时”的个位、十位计数器的连接方式也与它相同。
“秒”的十位向“分”的个位进位是满六进一,即“秒”的十位输出“0110”的一瞬间要触发“分”的个位做一次加计数,且进位同时要使得“秒”的十位清“0”。
因此,将“秒”的十位计数器的Q2、Q1接与门输入端,与门输出端接“分”的个位计数器的EN端和“秒”的十位计数器CR端(清0端)。
同理,“分”的十位和“时”的个位计数器的连接方式也是如此。
数字钟的整个计时周期是24小时,因此在“时”的十位出现“2”,同时个位出现“4”,即
“时”的十位计数输出“0010”,同时个位计数输出“0100”的一瞬间,“时”的十位、个位计数器要同时清“0”,然后数字钟进入下一轮的计时,因此将“时”的十位计数器的Q1和个位计数器的Q2接到一个与门的输入端,与门输出端接“时”的十位、个位计数器的CR端。
注意,不用的CR、CLK端要接“0”,不用的EN端要接“1”。
3、电子元件识别与检测
①74ls08:
二输入端四与门
引脚图:
功能表(真值表):
②74ls47:
4线-7段译码器/驱动器(BCD输入)
引脚图:
引脚定义:
A0~A3:
译码地址输入端;
BI/RBO:
为消隐输入(低电平有效)/脉冲消隐输出(低电平有效);
LT:
为灯测试输入端(低电平有效);
RBI:
为脉冲消隐输入端(低电平有效);
a~g:
为段输出(低电平有效)。
说明:
输出端(a~g)为低电平有效,可驱动灯缓冲器或共阳极LED;
当要求输出0-15时,消隐输入(BI)应为高电平或开路,对于输出为0时,还要求脉冲消隐输入(RBI)为高电平或者开路。
当BI为低电平时,不管其它输入端状态如何,a~g均为高电平;
当RBI和地址端A0~A3均为低电平,并且灯测试端(LT)为高电平时,a~g均为高电平,脉冲消隐输出(RBO)也变为低电平;
当BI为高电平或开路时,LT为低电平可使a~g均为低电平。
功能表(真值表):
③CD4518:
双BCD码同步加法计数器
引脚图:
引脚定义:
CP:
时钟输入端(上升沿有效,EN端要为“1”);
EN:
时钟输入端(下降沿有效,CP端要为“0”);
CR:
清零端(高电平有效);
VDD:
接电源电压;
VSS:
接地;
Q0~Q3:
计数输出端。
功能表(真值表):
④555定时器
是一种功能强大的模拟数字混合集成电路,通常只需外接几个阻容元件,就可以构成各种不同用途的脉冲电路,如多谐振荡器、单稳态触发器以及施密特触发器等。
555定时电路有TTL集成定时电路和CMOS集成定时电路,它们的逻辑功能与外引线排列都完全相同。
双极型产品型号最后数码为555,CMOS型产品型号最后数码为7555。
引脚图:
555定时器的工作原理:
它含有两个电压比较器,一个基本RS触发器,一个放电开关T,比较器的参考电压由三只5KΩ的电阻器构成分压,它们分别使高电平比较器C1同相比较端和低电平比较器C2的反相输入端的参考电平为(2/3VCC)和(1/3VCC)。
C1和C2的输出端控制RS触发器状态和放电管开关状态。
当输入信号输入并超过(2/3VCC)时,触发器复位,555的输出端3脚输出低电平,同时放电,开关管导通;当输入信号自2脚输入并低于(1/3VCC)时,触发器置位,555的3脚输出高电平,同时放电,开关管截止。
RD是复位端,当其为0时,555输出低电平。
平时该端开路或接VCC。
Vco是控制电压端(5脚),平时输出(2/3VCC)作为比较器A1的参考电平,当5脚外接一个输入电压,即改变了比较器的参考电平,从而实现对输出的另一种控制,在不接外加电压时,通常接一个0.01UF的电容器到地,起滤波作用,以消除外来的干扰,以确保参考电平的稳定
T为放电管,当T导通时,将给接于脚7的电容器提供低阻放电电路.
引脚功能表:
⑤LED数码管:
常见的数码管由7个条状和一个点状发光二极管管芯制成,见下图,根据其结构的不同,可分为共阳极数码管和共阴极数码管两种。
LED数码管中各段发光二极管的伏安特性和普通二极管类似,只是正向压降较大,正向电阻也较大。
在一定范围内,其正向电流与发光亮度成正比。
由于常规的数码管起辉电流只有1~2mA,最大极限电流也只有10~30mA,所以它的输入端在与5V电源或高于TTL高电平(3.5V)的电路信号相接时,一定要串加限流电阻,以免损坏器件。
4、电路调试及数据记录
5、PCB制作流程
六、实习小结
(注:
本资料素材和资料部分来自网络,仅供参考。
请预览后才下载,期待您的好评与关注!
)
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 数字 电路板 word