简易数字频率计课程设计.docx
- 文档编号:29648104
- 上传时间:2023-07-25
- 格式:DOCX
- 页数:38
- 大小:590.86KB
简易数字频率计课程设计.docx
《简易数字频率计课程设计.docx》由会员分享,可在线阅读,更多相关《简易数字频率计课程设计.docx(38页珍藏版)》请在冰豆网上搜索。
简易数字频率计课程设计
河南科技大学
课程设计说明书
课程名称现代电子系统课程设计
题目简易数字频率计设计
学院__电子信息工程学院___
班级_电信科083班__
学生姓名___陈真淮____
指导教师__齐晶晶、张雷鸣___
日期_2011年12月16日__
课程设计任务书
(指导教师填写)
课程设计名称现代电子系统课程设计学生姓名陈真淮专业班级电信科083
设计题目简易数字频率计设计
一、课程设计目的
掌握高速AD的使用方法;
掌握频率计的工作原理;
掌握GW48_SOPC实验箱的使用方法;
了解基于FPGA的电子系统的设计方法。
二、设计内容、技术条件和要求
设计一个具有如下功能的简易频率计。
(1)基本要求:
a.被测信号的频率范围为1~20kHz,用4位数码管显示数据。
b.测量结果直接用十进制数值显示。
c.被测信号可以是正弦波、三角波、方波,幅值1~3V不等。
d.具有超量程警告(可以用LED灯显示,也可以用蜂鸣器报警)。
e.当测量脉冲信号时,能显示其占空比(精度误差不大于1%)。
(2)发挥部分
a.修改设计,实现自动切换量程。
b.构思方案,使整形时,以实现扩宽被测信号的幅值范围。
三、时间进度安排
布置课题和讲解:
1天查阅资料、设计:
4天
实验:
3天撰写报告:
2天
四、主要参考文献
何小艇《电子系统设计》浙江大学出版社2008.1
潘松黄继业《EDA技术实用教程》科学出版社2006.10
指导教师签字:
2011年11月28日
摘要
数字频率计是计算机、通讯设备、音频视频等科研生产领域不可缺少的测量仪器。
它不仅可以测量正弦波、方波和尖脉冲信号的频率,还能对占空比、周期、幅值、脉冲宽度等多种物理量进行测量。
本设计用VHDL语言在FPGA器件上实现数字频率计测频系统,能够用十进制数码显示频率范围为0-20KHZ被测信号的频率;能够测量正弦波、方波和三角波等信号的频率,并实现自动量程切换;能够测量的信号的占空比。
结合GW48实验教学系统特定硬件资源,通过五个功能模块的实现整个系统的设计,分别是:
模数转换模块:
将信号发生器输入的模拟信号通过AD0809转化成数字信号。
信号整形模块:
将正弦波、三角波信号转换为方波信号。
频率测量及报警模块:
利用直接测频法和测周期法完成被测信号的频率测量。
当被测信号的频率超过量程时能实现报警功能。
占空比测量模块:
本设计通过测信号的脉冲宽度间接实现占空比的测量。
显示模块:
为了提高人机交互的方便性及设备的利用率,设置显示控制电路用来控制频率值和占空比值的交换显示。
采用VDHL编程设计实现的数字频率计,除被测信号的模数转换部分、键输入部分和数码显示部分以外,其余全部在一片FPGA芯片上实现,整个系统非常精简,而且具有灵活的现场可更改性。
在不更改硬件电路的基础上,对系统进行各种改进还可以进一步提高系统的性能。
因此,该数字频率计具有具有高速、精确、可靠、功耗低、抗干扰性强和现场可编程等优点。
关键词:
频率计、FPGA、频率测量、占空比、直接测频法
附录B管脚连接图22
一任务解析
1.1设计目标
本次课程设计的任务是设计一个简易数字频率计。
用它可以测量正弦波、矩形波、三角波和尖脉冲等周期信号的频率值。
简易数字频率计可实现用十进制数字显示被测信号频率,具有超量程警告的功能,并能显示其占空比。
经过修改设计后,实现自动切换量程和跳变阈值自动进行调节。
同时通过本次课程设计掌握高速AD的使用方法,掌握频率计的工作原理,掌握GW48_SOPC实验箱的使用方法,了解基于FPGA的电子系统的设计方法。
1.2性能指标
频率计主要用于测量正弦波、矩形波、三角波和尖脉冲等周期信号的频率值。
其扩展功能可以实现自动切换量程,使整形时,以实现扩宽被测信号的幅值范围。
此次数字频率计要达到的基本要求有:
被测信号的频率范围为1~20kHz;测量结果直接用十进制数值表示,并用4位数码管显示数据;被测信号可以是正弦波、三角波、方波,幅值1~3V不等;具有超量程警告,可以用LED灯显示,也可以用蜂鸣器报警来实现;当测量脉冲信号时,能显示其占空比,精度误差不大于1%。
发挥部分的要求有:
根据测量频率高低的不同,实现自动切换量程;对信号进行整形时,跳变阈值能自动进行调节,以实现扩宽被测信号的幅值范围。
根据自己情况,可做其它的适当发挥扩展。
1.3系统原理框图
数字频率计的系统原理框图如图1所示。
图中被测信号为外部信号,与基准信号一同,送入测量电路进行处理、测量,控制电路用于选择测试的项目----频率或占空比,测量电路的输出信号送到显示电路进行显示。
图1-1系统原理框图
二系统方案论证
2.1方案比较
在具体是现实时,又可以采用单片机或者FPGA来实现,具体有如下几种方案:
方案一:
系统测频部分采用FPGA来实现,即利用FPGA产生时钟并完成测量,用机械式功能转换开关换档,完成测频率功能。
由于FPGA的工作频率比单片机的高很多,因此可以考虑直接利用FPGA产生信号的高频参考频率,这样就可以在一定程度上利用前面讲的的测周期法,同时能够在误差范围内满足误差要求。
此方案对输入信号作分频整形处理后,再与1秒脉宽带信号共同输入与非门,其输出作为计数脉冲,由计数器计数,然后锁存、译码输出到数码管显示。
其原理框图如图2-4所示。
图2-1基于FPGA方案的原理框图
方案二:
采用MCS-51系列单片机,将欲测量的输入信号(1Hz~10MHz)进行限幅、放大、整形和分频处理,利用单片机进行频率、周期的测量和计算处理,运算结果并行输出到数码显示。
显然此种方案由于采用单片机技术,利用定时器计时一段时间,在通过计数器在这段时间内计数,实现用计数法测量频率。
单片机AT89C51内部具有2个16位定时/计数器,定时/计数器的工作可以由编程来实现定时、计数和产生计数溢出时中断要求的功能。
在定时器工作方式下,在被测时间间隔内,每来一个机器周期,计数器自动加1(使用12MHz时钟时,每1μs加1),这样以机器周期为基准可以用来测量时间间隔。
在计数器工作方式下,加至外部引脚的待测信号发生从1到0的跳变时计数器加1,这样在计数闸门的控制下可以用来测量待测信号的频率。
外部输入在每个机器周期被采样一次,这样检测一次从1到0的跳变至少需要2个机器周期(24个振荡周期),所以最大计数速率为时钟频率的1/24(使用12MHz时钟时,最大计数速率为500kHz)。
定时/计数器的工作由运行控制位TR控制,当TR置1,定时/计数器开始计数;当TR清0,停止计数。
在高频时,我们可以利用单片机产生一个低频信号,例如周期为一秒,用来进行测量高频信号。
而在低频时,我们可以采用单片机发生一个10K的信号,采用在频率计原理中所说的第二种方法。
其原理框图如图2-3所示。
图2-2基于单片机方案框图
方案三:
采用FPGA和单片机组合电路设计。
利用FPGA进行测频计数,单片机实施控制实现多功能频率计的设计。
外围信号输入电路经放大整形调理,该频率计利用FPGA来实现频率、占空比的测量和计数,利用单片机完成整个测量电路的测试控制、数据处理和显示输出。
为了进一步提高测量频率的精度和实时性,采用等精度测量频率,用FPGA容易实现等精度频率的测量。
其原理框图如图2-5所示。
图2-3FPGA+单片机组合的原理框图
方案四:
采用分离元件设计。
本方案利用大量数字芯片,通过各种逻辑关系构成,但由于芯片无编程性,如果完成本次大赛的所有要求难度较大,只能完成部分功能,同时电路复杂。
在实际应用中存在很多问题。
图2-4采用分离元件设计的原理框图
2.2方案论证
方案一:
采用基于FPGA的方案,特点是FPGA电路应用技术成熟,能可靠的完成频率计的基本功能,结构简单,量程可以自动切换。
该方案采用FPGA作为信号处理及系统控制核心,完成包括计数、门控、显示等一系列工作。
利用了FPGA的可编程和大规模集成的特点,使电路大为简化,能可靠的完成频率计的基本功能。
方案二:
系统采用MCS一51系列单片机89C51作为控制核心,性能好,价格便宜。
由于单片机通过中断可以较准确地产生信号需要的信号频率,同时,单片机的控制能力比较强。
此外使用了单片机,使整个系统具有极为灵活的可编程性,能方便地对系统进行功能扩展与改进。
但是单片机运算能力有限,让单片机同时完成运算、控制及显示功能,会使单片机超负荷运行。
而且单片机的接口资源有限,同时接AD0809和4个显示器等外部器件,很容易造成接口资源紧张。
方案三:
采用FPGA和单片机组合电路设计。
该方案利用FPGA和单片机协调来进行开发,只要利用较少的器件就可以实现系统的功能,并使可以使频率计系统高效运行。
但是,该方案不能充分发挥FPGA和单片机各自的优势,并且测量精度不够高,导致系统性能价格比降低、系统功能扩展受到限制。
因此,该方案不是最好的选择。
方案四:
采用分离元件设计。
本方案利用大量数字芯片,通过各种逻辑关系构成。
但由于芯片无编程性,要完成任务书的所有要求难度较大,只能完成部分功能,同时电路复杂。
但由于系统功能要求较高,所以电路过于复杂,而且多量程换档开关使用不便。
在实际应用中也存在很多问题。
故该方案不是一个好的选择。
因此,我们最终选择第一种方案,具体理由有如下几点:
由于FPGA本身是将大量的逻辑功能继承与一个器件内,集成度要远远高于单片机,能够利用的资源也相对充裕,可以较好地完成要求。
对于FPGA的设计,可以直接采用VHDL硬件语言直接进行的,在不同的场合,我们只要对语言进行适当的改动,就可实现具体情况具体应用。
因此利用FPGA来进行开放设计,其可移植性更强。
三系统结构
3.1系统组成
本系统除了利用特定硬件资源外,还需通过软件实现五个模块的设计,分别是:
模数转换模块,信号整形模块,频率测量及报警模块,占空比测量模块和显示模块。
模数转换模块:
将信号发生器传过来的模拟信号转化成数字信号。
该模块主要有AD0809和FPGA控制模块两部分组成。
AD0809模数转换,是为把模拟信号转换为信息基本相同的数字信号而设计的芯片。
FPGA控制模块主要控制AD0809芯片的数模转换过程。
信号整形模块:
该模块将AD0809传输来数值与规定的参比值相比较,以产生一个差值信号,从而实现将的8位并行数字信号转换为串行的单脉冲信号。
频率测量及报警模块:
该模块是整个系统的核心。
利用直接测频法和测周期法完成被测信号的频率测量。
并且当被测信号的频率超过量程时实现报警功能。
占空比测量模块:
该模块主要用来测量被测信号的占空比。
测占空比实质就是测信号的脉冲宽度,测出一个周期占用的时间和其中高电平占用的时间,二者相比即可得占空比的数值。
显示模块:
该模块主要实现频率和占空比的显示和控制。
在一个测量周期过程中,被测周期信号在输入电路中经过放大、整形、微分操作之后形成特定周期的窄脉冲,送到主门的一个输入端。
主门的另外一个输入端为时基电路产生电路产生的闸门脉冲。
在一串理想的脉冲序列中(如方波),正脉冲的持续时间与脉冲总周期的比值。
3.2系统运行原理
由于本课程设计是基于特定的硬件平台,在GW48-SOPC实验开发系统上进行实现对被测信号通过AD进行转换,把转换的结果和给定的阈值进行比较,产生相应的脉冲信号。
得到脉冲信号之后,先进行频率测量,给定1S的基准信号,在1S信号内对脉冲信号进行计数,计数的方式采用BCD码,然后把计数结果直接送数码管显示,对应的就是十进制的数值。
为了实现占空比精度的要求,在适当的范围内竟可能提高基准信号的频率。
通过一个LED灯来表示相应的单位。
然后对脉冲信号进行占空比测量,给定一个高频的基准信号,在脉冲信号的高电平期间对脉冲信号进行计数,把计数结果进行相应的运算,运算结果直接送数码管显示,对应的也是十进制显示。
对于报警信号,我设计的方案是接数码管显示,频率超过3khz时就会发出警告,数码管指示灯全部变为。
四模数转换模块
4.1AD0809工作原理
AD0809的工作过程是:
输入3位地址,并使ALE=1,将地址存入地址锁存器中。
此地址经译码选通8路模拟输入之一到比较器。
START上升沿将逐次逼近寄存器复位。
下降沿启动A/D转换,之后EOC输出信号变低,指示转换正在进行。
直到A/D转换完成,EOC变为高电平,指示A/D转换结束,结果数据已存入锁存器,这个信号可用作中断申请。
当OE输入高电平时,输出三态门打开,ALE,START,OE,ADDA都是ADC0809的控制信号,ADDA为模拟通道选择,低电平选择通道0,ALE为通道地址锁存信号,START为启动AD转换的信号,OE为ADC0809转换结果输出的使能信号。
其结构原理图如下:
图4-1AD0809结构原理图
其具体与ADC0809的连接电路图如下:
图4-2ADC0809的连接电路图
4.2转换控制模块
转换控制模块主要控制AD0809芯片的数模转换过程。
本模块用VHDL语言设计。
设计过程中定义了一个状态机。
各状态子类型表示的意义分别是:
S0状态AD0809初始化;S1状态启动采样;S2状态时EOC=1表明转换结束,EOC=1转换未结束,继续等待;S3状态开启OE;S4状态输出转换好的数据。
状态转换的条件详见下图
图4-3AD0809转换状态机图
其控制模块结构见图4-4。
其中的表示的含义如下。
D:
来自0809转换好的8位数据;CLK:
状态机工作时钟;EOC:
转换状态指示,低电平表示正在转换;ALE:
8个模拟信号通道地址锁存信号;START:
转换开始信号;OE:
数据输出3态控制信号;ADDA:
信号通道最低位控制信号;LOCK0:
观察数据锁存时钟;Q:
8位数据输出。
通过VHDL语言编写控制模块实现对ADC0809的控制,具体的程序见附录。
图4-4AD控制模块结构图
4.3仿真验证
在QuartusⅡ中对转换控制模块完成功能仿真后,编辑波形仿真文件,运行的得到的仿真图如下:
图4-5AD仿真波形图
从图4-5中可以看出,每五个CLK的周期完成一次信号转换。
在第二个CLK周期即S1状态ALE,START信号同时变为高电,从而平启动采样。
在第三个CLK周期即S2状态时,因为此时EOC=1,指示状态转换结束。
在第四个CLK周期即S3状态LOCK0信号变为高电平,输出被数据锁存;与此同时OE信号变为高电平,3态控制门打开,数据从8位数据端口Q输出。
在整个转换过程中,ADDA信号一直保持高电平,控制最低位通道信号输入。
五信号整形模块
5.1整形电路原理
由于输入的信号可以是正弦波,三角波。
而后面的闸门或计数电路要求被测信号为矩形波,所以需要设计一个整形电路则在测量的时候,首先通过整形电路将正弦波或者三角波转化成矩形波。
在整形之前由于不清楚被测信号的强弱的情况。
所以在通过整形之前通过放大衰减处理。
当输入信号电压幅度较大时,通过输入衰减电路将电压幅度降低。
当输入信号电压幅度较小时,前级输入衰减为零时若不能驱动后面的整形电路,则调节输入放大的增益,时被测信号得以放大。
本模块中用到的整形放大电路,其实质是一个数字比较器。
数字比较器用于数字信号的比较。
例如数据A和B比较,如果A>B,则输出A大于B的结果信号FA>B=1,FA=B=0,FA
如果A=B,则输出A等于B的结果信号FA>B=0,FA=B=1,FA
如果AB=0,FA=B=0,FA
我们这里用到的比较器是把ADC0809转换的结果和给定的阈值进行比较,输出产生脉冲信号,结果是把正弦波和三角波转换成方波。
将其VHDL的程序代码如下:
PROCESS(D)
BEGIN
IFD>"01000000"THEN
CLKIN<='1';
ELSECLKIN<='0';
ENDIF;
ENDPROCESS;
通过编程实现的整形模块原理框图见图5-1:
图5-1整形放大电路结构图
5.2仿真验证
在QuartusⅡ中完成对整形放大电路完成功能仿真后,编辑波形仿真文件,运行的得到的仿真图如下:
图5-2整形电路波形仿真图
因为D[7..0]为8位的输入数据,最大值为255,而且在模数转换模块的仿真中我设置输入信号D[7..0]为一个从0到255逐次增加的三角波信号。
因此在本模仿真中我选取阀值等于三角波信号最大值的一半为128。
从波形中可以看出当大于阀值128时,输出为高电平,低于阀值时输出为低电平,从而实现了把正弦波,三角波转换为方波。
然后将整形得到的方波或脉冲信号CLKIN,送到输入到频率测量模块和占空比测量模块中。
六占空比测量模块
6.1占空比测量原理
占空比是指高电平在一个周期之内所占的时间比率。
例如方波的占空比为50%,说明高电平所占时间为0.5个周期。
在进行占空比测量时,首先测得被测信号一个周期中高电平的脉冲宽度t,然后测得被测信号一个周期的脉冲宽度T。
然后经过计算即可得被测信号的占空比为:
。
其原理图如图6-1
图6-1占空比原理图
具体测量时一般采用高电平时间段内经过的基准信号数来测其脉冲宽度。
首先经信号处理电路进行处理,限制只有信号的50%幅度及其以上才能输入数字测量部分。
脉冲边沿被处理的非常陡峭,然后送入测量计数器进行测量。
测量电路在检测到脉冲信号的上升沿时打开计数器,设脉冲宽度为
计算公式为:
。
测一次脉冲信号的脉宽,记录其值为
然后将信号反向,再测一次脉宽并纪录其值为
。
通过下式计算占空比:
占空比=
为计算占空比需要系统提供一个高频率的基准信号CLK3M。
本模块中将基准信号设为3MHZ。
由以上分析可知占空比值t与T的比值,故占空比的范围0-100%。
由于全用整数表示,占空比的数值只用两个4位的信号OUT0、OUT1即可表示,同时外部用两个数码管即可显示。
综上占空比模块原理框图见图6-2
图6-2占空比测量模块原理框图
6.2仿真验证
在QuartusⅡ中对转换控制模块完成功能仿真后,编辑波形仿真文件,运行的得到的仿真图如下:
图6-3占空比测量波形仿真图
对于占空比测量,在可以允许的范围内应竟可能的给一个高频的基准信号,因为频率越高输出的占空比结果会越接近真实值。
因此在仿真中也应该给一个较高频率的时钟信号。
但由于CLKIN和CLK3M的数值大小选择不合适,总是得不到正确的波形仿真结果。
七频率测量及报警模块
7.1频率测量原理
数字频率计的基本工作原理是用一个频率稳定度高的频率源作为基准时钟,对比测量其他信号的频率。
通常情况下有以下两种思路:
1.利用一个较大的周期信号作为参考信号,计量在一个周期内出现的被测信号的数目,最终我们可以通过计数器求出信号的频率。
2.利用一个频率较高来测量,具体来说就是计量被测信号在一个周期内的能够经历多少个参考频率。
因此,同样也可以测量出具体信号的值。
具体实现方法如下:
方法一:
直接测频法
测频法就是在确定的闸门时间Tw内,记录被测信号的变化周期数(或脉冲个数)Nx,则被测信号的频率为:
fx=Nx/Tw。
图7-1直接测频法原理图
测量的过程如图所示,在TW时间内通过计数器记录被测信号脉冲的个数,然后把记录结果锁存,经过运算后,送数码管显示,即为所测频率。
方法二:
测周期法
测周期法需要有标准信号的频率fs,这个标准信号应该取一个频率适中的高频信号,在待测信号的一个周期Tx内,记录标准频率的周期数Ns,则被测信号的频率为:
fx=fs/Ns。
图7-2测周期法原理图
测量测周期法的过程如上图所示,在待测信号的一个周期Tx内,记录标准信号周期的个数,然后把记录结果锁存,经过运算后,送数码管显示,即为所测频率。
这两种测频率的原理基本一样,都是通过在给定的时间内记录脉冲的个数,经过一定的运算处理,得出结果显示出来。
但是,我们可以看到以上的两种方法本身有一些缺陷。
对于第一种方法,如果被测信号的频率和参考信号的频率接近的话,那么测量出的结果就一定会有比较大的误差。
对于第二种方法,如果被测信号的频率和比较的的话,会造成计数值的比较大的误差,因此第二种方法不适合测量低频率的信号。
因此,为了保证测量的精度,就必须采用分段进行测量,也就是在低频的时候采用第二种方法,在高频时采用第一种方法。
因为测周期法的标准信号是一个高频信号,在不同的被测信号的脉冲下所造成的误差有很大的不同。
而且在1S闸门信号下,记录的脉冲个数,对于所有被测信号的产生的误差基本是一样。
考虑到用VHDL语言编写乘除的算法比较困难,并且经过乘除运算后所得结果的误差较大,因此我选用方法一。
7.2测频模块设计
测量频率模块中将比较器得到的脉冲信号CLKIN作为输入信号。
被测信号经整形后变为脉冲信号(矩形波或者方波),送入闸门电路,等待闸门信号Clk3M的到来。
闸门信号由外部时钟输入,经整形分频后,产生一个标准的时基信号,作为闸门开通的基准时间。
被测信号通过闸门,作为计数器的时钟信号,计数器即开始记录时钟的个数,这样就达到了测量频率的目的。
选定了直测频法后,我将闸门信号直接选择为1S的时钟信号。
因为在这1S时间内记录的被测信号脉冲的个数,正好就是被测信号的频率,不再需要进行运算处理。
不但减少编程的难度,也减小了实验的误差。
而且在1S闸门信号下,记录的脉冲个数,对于所有被测信号的产生的误差基本是一样。
被测信号的频率范围为1~20kHz,被测信号最大频率为五位数。
题目要求使用4位数码管显示数据,因此需要将测量量程划分两段,并以1000HZ为量程划分分界点,分别以HZ和KHZ为单位显示。
在硬件电路中HZ和KHZ两个信号分别与一个LED灯连接。
将其VHDL的程序代码如下:
IF(Q3>"0000"ORQ4>"0000")THEN
QW<=Q4;BW<=Q3;SW<=Q2;GW<=Q1;HZ<='0';KHZ<='1';
ELSE
QW<=Q3;BW<=Q2;GW<=Q1;SW<=Q0;HZ<='1';KHZ<='0';
ENDIF;
其中Q3,Q4分别是被测频率的万位和十万位。
当被测频率小于1000HZ时以HZ单位显示,与HZ相连的LED灯亮;当被测频率大于1000HZ时以KHZ单位显示,与KHZ相连的LED灯亮。
GW[3…0],SW[3…0],BW[3…0],QW[3…0]分别为频率计数位的个位,十位,百位,千位。
显示单位转换电路和小数点显示电路设计在测量频率的时候,由于分两个显示单位,那么在不同的单位的时候,小数点也要跟着显示。
比如测量频率的单位需要显示Hz的时候,那么在显示的时候四个数码管的小数点不需要显示,此时绿灯亮,表示单位是Hz.。
测量频率的单位需要显示KHz的时候,那么显示的时候,四个数码管第二个位的数码管的小数点要显示,也就是当显示的数值以KHz显示时,后面有两位小数以保证测量值度,并且此时红灯亮,表示单位是KHz.
为实现超量程报警功能,特设置一位输出信号BEEF,并外接蜂鸣器。
当被测信号的频率大于20kHz,BEEF信号被置为高电平,蜂鸣器会发出连续的报警声,以此提醒被测信号频率超出量程。
其VHDL的程序代码如下:
IF(S5="1111")THEN
BEEF<='1';
ELSEBEEF<='0';
ENDIF;
综合上述设计思路,Clk3M为闸门信号,CLKIN是经过比较器后的输入信号,在1S的闸门信号下对CLKIN信号进行计数。
计数器要求低位的计数值溢出信号做为高位的输入信号,从而显示频率的计量。
由此得频率测量
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 简易 数字频率计 课程设计