数字电子技术实验指导书.docx
- 文档编号:29585988
- 上传时间:2023-07-24
- 格式:DOCX
- 页数:39
- 大小:75.98KB
数字电子技术实验指导书.docx
《数字电子技术实验指导书.docx》由会员分享,可在线阅读,更多相关《数字电子技术实验指导书.docx(39页珍藏版)》请在冰豆网上搜索。
数字电子技术实验指导书
实验一集成“与非门”参数测试
一、实验目的
1、熟悉数字电路实验台;
2、熟悉TTL和CMOS集成电路的特点及其使用方法;
3、理解TTL和CMOS集成门参数的测试原理;
4、掌握TTL和CMOS集成门参数和逻辑功能的测试方法。
二、TTL与非门静态参数测试原理
1、TTL门电路的逻辑功能测试方法(以74LS00与非门为例)
⑴找到被测门电路的引脚图(74LS00的引脚图如图5-1-1所示),弄清各引脚的含义和位置;
⑵将芯片接好电源和地线(14脚VCC接5V,7脚GND接电源地);
⑶将输入端(如1脚1A、2脚1B)分别接逻辑电平,输出端(如3脚1Y)接发光二极管指示灯;
图5-1-174LS00引脚图
⑷分别改变输入信号电平,观察输出指示灯变化,将结果填入自制的真值表(如表5-1-1)中。
表5-1-1与非门真值表
A
B
Y
0
0
1
1
0
1
0
1
2、空载导通电流ICCL(或对应的空载导通功耗PON)
ICCL是指输入端全部悬空(或输入端全部接高电平),与非门处于导通状态时,电源提供的电流。
将空载导通电流ICCL乘以电源电压就得到空载导通功率PON,即
PON=ICCL*VCC
测试电路,如图5-1-2所示。
测试条件:
输入端悬空或接高电平,输出空载,VCC=5V。
通常对74LS系列每个与非门要求小于3mW。
注意:
所测电流为芯片中所有与非门的总电流。
3、空载截止电源电流ICCH(或对应的空载截止功耗POFF)
ICCH是指与非门至少有一个输入端接低电平,输出端开路时电源提供的电流。
空载截止功耗POFF为空载截止时电源电流ICCH与电源电压之积,即
POFF=ICCH*VCC
测试电路如图5-1-3所示。
注意,被测量芯片的所有门均要有一个输入端接地。
测试条件:
输入端接低电平(或接地),输出空载,VCC=5V。
通常对74LS系列每个与非门要求小于1mW。
注意:
所测电流为芯片中所有与非门的总电流。
图5-1-3ICCH测试电路
3、输入低电平电流IIL
与非门的输入短路电流IIL是指被测输入端接地,其余输入端悬空或接VCC,输出端空载时,由被测输入端流出的电流值。
因为门电路的输入电流通常就是前级门电路的负载电流,其大小直接影响前级电路驱动负载的个数,所以这一参数非常重要。
必要时要对门的每个输入端进行测试。
测试电路如图5-1-4所示。
测试条件:
被测输入端通过电流表接地,其余输入端悬空或接VCC,输出空载,VCC=5V。
74LS系列典型值为0.4mA。
图5-1-5电压传输特性测试
图5-1-4IIS测试电路
4、电压传输特性
电压传输特性是指门电路输出电压Vo随输入电压Vi而变化的曲线。
电压传输特性的测试电路如图5-1-5所示,调节Rw,使Vi从0v至5v变化,逐点测出Vo和Vi,填入表5-1-2中,再根据实测数据绘出电压传输特性曲线,从曲线上读出VOH(标准输出高电平)、VOL(标准输出低电平)、VILMAX和VIHMIN。
表5-1-2
VI(V)
0.3
0.5
1.0
1.2
1.3
1.4
1.5
2.0
2.4
VO(V)
通常对74LS系列要求VOH>2.4V,VOL<0.4V,VILMAX>0.8V,VIHMIN<2V。
5、扇出系数NO
扇出系数NO是指输出端最多能带同类门的个数,它反映了与非门的最大负载能力。
NO=IOMAX/IIL,其中IOMAX为VOL<0.4V时允许灌入的最大负载电流,IIL为输入短路电流。
测试电路如图5-1-6所示。
其电路所有输入端悬空,负载RL可用一固定电阻和一个1KΏ电位器串接实现,串接固定电阻的目的主要是防止调整过程中电流过大而损坏器件。
测试方法:
按图5-1-5接好电路,调整RL值,使输出电压VOL=0.4V,测出此时的负载电流IOMAX,它就是允许灌入的最大负载电流,根据上面NO的公式即可算出扇出系数。
一般,NO=(IOMAX/IIL)>8。
图5-1-7输入负载特性测试
图5-1-6NO测试电路
270Ώ
6、输入负载特性测试
测试电路如图5-1-7所示。
调节电位器RW,使其阻值由小变大,用万用表直流电压档分别测量输入电压和输出电压。
注意:
电位器RW加到门电路输入端的阻值应曾大到使输出为低电平,当输出电压跳变为的电平时刻,切断电源测量电位器中间抽头到地之间的电阻值即门电路的开门电阻RON。
三、CMOS与非门参数测试原理
1、使用CMOS电路的注意事项
⑴CMOS电路电源电压允许在3~18V(HCMOS的供电电源可为2~6V),VDD接电源正极,VSS接地。
⑵CMOS电路多余端的不允许选空,根据逻辑需要,可并联使用,也可以接地或通过几十千欧到几百千欧的电阻接VDD,当电源电压不高时可直接接VDD。
⑶在工作或测试时,应先通电源,然后加输入信号。
工作或测试结束后,必须先撤去输入信号,然后再切断电源。
输入信号的幅度应限制在VSS≤Vi≤VDD的范围内。
2、输出高电平VOH和输出低电平VOL
CMOS门电路的供电电源在一定范围内可变(如3~18V),因此CMOS门的高低电平和TTL门电路的高低电平(固定)不一样,它随供电电源电压而变。
一般输出电平为:
VOH=0.9VDD,VOL=0.1VDD。
测试电路如图5-1-8所示。
K
测试方法:
(1)供电电源VDD取5V,将与非门的两个输入端并接,并将其与VCC连接,测量其输出电压,即为VOL。
注意:
为保证输出开路,测量用的电压表的内阻要足够大,最好用数字电压表;
(2)供电电源VCC取5V,将与非门的两个输入端并接,并将其与地连接,测量其输出电压,即为VOH;(3)供电电源VCC取3V,重复步骤
(1)、
(2)测量,并将测量结果填入表5-1-3中。
3V电源可由5V通过电阻分压取得。
表5-1-3
VDD(V)
VOL(V)
VOH(V)
5
3
3、电压传输特性
测试电路参考图5-1-5。
测试方法与TTL与非门测试相同。
4、输入负载特性测试
将测试电路图5-1-7中的门电路换成CMOS门,调节电位器RW,使其阻值由小变大,用万用表直流电压档分别测量输入电压和输出电压,看其现象并与TTL门电路的情况比较,分析原因。
*CMOS门的静态功耗测试电路和方法与主要参数测试TTL与非门测试相同,所不同的是CMOS门电路是微功耗器件,其电流值要小得多,实验室给定的仪器难以测出,故不作要求。
四、实验内容
1、所用门电路的逻辑功能测试;
2、TTL与非门主要参数测试(ICCL、ICCH、IIS、电压传输特性、扇出系数NO和输入端的负载特性);
3、CMOS与非门参数测试(输出高电平VOH和输出低电平VOL、电压传输特性及输入端的负载特性)。
五、预习要求与思考题
1、复习门电路的工作原理,了解与非门主要参数的定义及意义;
2、熟悉各测试电路,了解测试原理和测试方法;
3、熟悉74LS00和74HC00的引脚排列。
4、TTL门电路电压传输特性与CMOS门电路电压传输特性有哪些不同?
5、TTL门电路输入负载特性与CMOS门电路输入负载特性有哪些不同?
六、实验报告
1、记录、整理实验结果,并对结果进行分析;
2、画出实测的电压传输特性曲线,确定VON、VOFF、VOL、VOH、VNL、VNH等参数值;
3、将实测的CMOS与非门各参数及电压传输特性曲线与TTL与非门各参数及电压传输特性曲线进行比较分析。
七、实验器材
1、数字电路实验台
2、数字万用表
3、器件:
74HC00四二输入与非门1片
74LS00四二输入与非门1片
实验二用SSI设计组合逻辑电路
一、实验目的
1、掌握用基本逻辑门设计组合逻辑电路的方法;
2、熟悉各种逻辑门电路的应用及其应用电路功能的测试方法。
二、用SSI设计组合逻辑电路的一般方法
根据给出的实际逻辑问题,求出实现这一逻辑功能的最简逻辑电路。
用SSI设计组合逻辑电路的一般步骤如图5-2-1所示。
图5-2-1用SSI设计组合电路的一般步骤
用小规模集成门电路设计组合逻辑电路时,通常要先根据具体设计任务的要求列出逻辑真值表,将真值表转化为对应的逻辑函数式,再根据所选器件的类型(如“与门”、“或门”、“非门”、“与非门”等),将函数式化简,最后根据化简的逻辑函数式,画出逻辑电路的连接图。
至此,原理性设计基本完成。
实际上,工程设计还必须考虑带载能力和抗干扰问题等,这些已超出了本实验要求范围,故不予以讨论。
三、设计举例
1.设计课题
设计一个监视交通灯工作状态的逻辑电路。
交通灯每组信号由红、黄、绿三盏灯组成。
正常工作情况下,任何时刻必有一盏灯亮,而且只允许有一盏灯亮。
若某一时刻无一盏灯亮或两盏以上同时点灯亮,则表示电路发生了故障。
监视交通灯工作状态的逻辑电路的功能就是要求能检测出这一故障信号。
2.设计步骤
1)逻辑抽象。
取红、黄、绿三盏灯的状态为输入变量,分别用R、Y、G表示,并规定灯亮时为“1”,不亮时为“0”。
取故障信号为输出变量,以F表示,并规定正常工作状态下F为“0”,发生故障时F为“1”。
在作出以上规定后,根据题意可列出真值表如表5-2-1所示。
2)写出逻辑表达式。
由真值表5-2-1可求得:
表5-2-1真值表
RYG
F
000
001
010
011
100
101
110
111
1
0
0
1
0
1
1
1
3)选定器件类型。
用小规模数字集成逻辑门电路:
74LS00、74LS20实现。
4)化简逻辑函数。
用卡诺图方法将函数化为最简“与-或”形式,并变换成“与非-与非”形式。
YG
图5-2-2F的卡诺图
5)根据最简“与非-与非”表达式画出逻辑电路图,如图5-2-3所示。
F
图5-2-3逻辑电路图
6)实验验证。
前面几步完成了基本的逻辑设计任务,但是否正确、稳定可靠,需要进行静态测试,也就是按真值表改变输入变量,测量相应的输出值,验证其逻辑功能。
动态测试已超出了本实验要求,故不再赘述。
四、实验内容
1、完成上述实验举例的实验验证。
2、设计一个三变量多数表决电路。
如举重比赛有三个裁判,运动员试举是否成功的裁决,由每个裁判按下自己面前的按钮来决定。
只有两个以上裁判裁定成功,表示“成功”的灯才亮。
试用与非门设计并实现该组合逻辑电路。
3、试用与非门和三态门设计一个频率选择电路。
频率选择电路的框图如图5-2-4所示。
图中虚线框内为三态门74LS126,其中数字为74LS126的引脚示意。
各三态门控制端分别受2-4译码器输出B3、B2、B1、B0控制,各三态门的输入端分别接不同频率的输入信号,输出端均接在同一总线上。
将总线接到示波器输入端。
若译码器B0=1,TS0三态门选通,1KHz频率信号传送到总线上,而此时B3、B2、B1均为0,TS3、TS2、TS1三态门输出均为高阻态,所以示波器上只观察到1KHz频率信号,依次类推,总线实现了频率信号的选择。
设计要求:
先用与非门设计2-4译码器,然后按图4连接,通过实验台上的逻辑电平改变译码器的输入A0和A1组合观察示波器的显示波形,并填入(如1KHZ)自制的数据表中。
2TS33569812TS01174LS126
141013
图5-2-4频率选择电路框图
五、选做实验
1、设计一个四位原码/反码转换器电路。
要求用异或门实现。
2、设计一个全加器电路。
要求用与非门实现。
3、某工厂有三个车间A、B、C和一个自备电站,站内有两台发电机F1、F2。
F1的额定输出功率为800KW,F2的额定输出功率为500KW。
A车间单独生产时需要用电550KW,B车间单独生产需要用电350KW,C车间单独生产时需要用电200KW。
试用与非门和反相器设计一个控制电路控制电机的起停。
要求只需启动一台电机时,不同时启动两台,只需启动功率小的电机时,不启动功率大的。
六、预习要求及思考题
1、复习基本逻辑门电路及组合电路设计等相关内容;
2、仔细阅读设计举例及设计题目,着实弄懂其原理与要求;
3、根据题目要求实验前作好理论设计,即对要求设计的题目要列出真值表、写出逻辑表达式、画出逻辑图及芯片连接图等。
七、实验报告要求
1、根据各题的题意,列出相应真值表,写出化简过程及电路实现的最简逻辑表达式和画出逻辑电路图。
2、将各测试结果填入自画的表格中。
3、分析、讨论得出相应结论。
八、实验仪器与器材
1、仪器:
数字实验台、三用表、双踪示波器。
2、器材:
74LS00(四-2输入与非门)、74LS20(二-4输入与非门)、74LS126(三态门)、74LS86(四-2输入异或门)、74LS04(反相器)。
实验三用MSI设计组合逻辑电路
一、实验目的
1、熟悉各种常用MSI组合逻辑电路的功能与使用方法;
2、掌握多片MSI组合逻辑电路的级联、功能扩展及综合应用技术;
3、学会组装和调试各种MSI组合逻辑电路。
二、MSI组合逻辑电路设计原则和步骤
MSI组合逻辑电路的设计是以所用MSI个数最少、品种最少,同时MSI间的连线也最少作为最基本的原则,其设计步骤如下:
1)逻辑抽象,列出真值表;
2)写出逻辑函数表达式;
3)将逻辑函数化简或变换成MSI所需要形式的函数式;
4)画出逻辑电路图。
三、设计举例
1、用一片8-3优先编码器74LS148组成8-3二进制输出的编码器,其输出为8421BCD码。
输入
输出
ST’
I0'I1'I2'I3'I4'I5'I6'I7'
Y2’Y1’Y0’
YEX’YS’
1
0
0
0
0
0
0
0
0
0
XXXXXXXX
11111111
01111111
X0111111
XX011111
XXX01111
XXXX0111
XXXXX011
XXXXXX01
XXXXXXX0
111
111
111
110
101
100
011
010
001
000
11
10
01
01
01
01
01
01
01
01
表5-2-274LS148的功能表
优先编码器74LS148是8线输入3线输出的二进制编码器,其作用是将输入I0’~I7’8个状态分别编成8个二进制输出。
其功能表如表2所示。
由表可看出74LS148的输入为低电平有效。
优先级别从I7’至I0’递降。
另外它有输入使能ST',输出使能YS’和YEX’。
ST'=0允许编码,ST'=1禁止编码,输出Y2’Y1’Y0’=111。
YS’主要用于多个编码器电路的级联控制,即YS’总是接在优先级别低的相邻编码器的ST'端,当优先级别高的编码器允许编码,而无输入申请时,YS’=0,从而允许优先级别低的相邻编码器工作,反之若优先级别高的编码器有编码时,YS’=1,禁止相邻级别低的编码器工作。
YEX’=0表示Y2’Y1’Y0’是编码输出,YEX’=1表示Y2’Y1’Y0’不是编码输出,故YEX’为输出标志位。
由以上的分析可知,若要实现题目要求,使74LS148的输出为8421BCD码,只需在其3个输出端Y2’、Y1’和Y0’后分别接入一个反相器即可,其电路图如图5-2-5所示。
1
实验验证:
将电路按图5-2-5连接好(注意图中各芯片要接入电源和地线),图中74LS148的输入端接实验台上的逻辑电平开关,各反相器的输出接一发光二极管。
然后按功能表的顺序拨动逻辑开关,将输出状态填入表中。
最后分析结果看是否符合设计要求。
表5-2-374LS148的输出为8421BCD码的功能表
输入
输出(理论)
输出(实测)
ST’
I0'I1'I2'I3'I4'I5'I6'I7'
Y2Y1Y0
Y2Y1Y0
1
0
0
0
0
0
0
0
0
0
XXXXXXXX
11111111
01111111
X0111111
XX011111
XXX01111
XXXX0111
XXXXX011
XXXXXX01
XXXXXXX0
000
000
000
001
010
011
100
101
110
111
2、用数据选择器产生逻辑函数Y=A’B’C’+AC+A’BC。
数据选择器又称多路转换器或称夺路开关,其功能是从多个输入数据中选择一个送往唯一通道输出。
根据数据输入个数不同可分为16选1、8选1、4选1等数据选择器。
数据选择器除了进行数据选择外,还可以用来构成函数发生器。
用数据选择器实现组合逻辑函数的步骤是,先将要实现的逻辑函数化为最小项之和的形式,然后将其与数据选择器的逻辑函数表达式进行比较,从而得出数据选择器的地址输入和数据输入的表达式,即可画出逻辑电路。
一般地说,对于三个变量的逻辑函数可用8选1数据选择器实现,也可用4选1数据选择器实现。
就本例要求的逻辑函数,下面分别用两种方法来实现。
1)用8选1数据选择器74LS151实现
A0YW’
A174LS151ST’
A2D0D1D2D3D4D5D6D7
8选1数据选择器74LS151逻辑符号如图5-2-6所示,其中,D0~D7是8路数据输入端;A2、A1、A0是3位地址输入端,Y是被选中数据原码输出端,W’是被选中的反码输出端,其功能表如表5-2-4所示。
图5-2-674LS151逻辑符号
由74LS151的功能表可以写出,在ST'=0时,输出Y与输入地址码A2、A1、A0和输入数据D0~D7的逻辑函数表达式为
式中,Mi是由地址码A2A1A0构成的最小项,显然当Di=1时,其对应的最小项在表达式中出现;当Di=0时,对应的最小项在表达式中不出现。
因此,只要将地址码A2A1A0作为函数的输入变量,而数据输入D0~D7作为控制信号,控制个最小项是否在输出表达式中出现,就可以实现组合逻辑函数产生器的功能。
表5-2-474LS151功能表
地址
使能
输出
A2A1A0
ST’
YW’
XXX
000
001
010
011
100
101
110
111
1
0
0
0
0
0
0
0
0
11
D0D0’
D1D1’
D2D2’
D3D3’
D4D4’
D5D5’
D6D6’
D7D7’
本例要实现的逻辑函数为
Y=A’B’C’+AC+A’BC。
化为最小项之和的形式为
Y=A’B’C’+ABC+A’BC+A’BC=m0+m3+m5+m7。
令式中A=A2,B=A1,C=A0,比较74LS151的逻辑表达式,便可得:
数据输入式,D0=D3=D5=D7=1,D1=D2=D4=D6=0。
按地址输入和数据输入式接入电路,以及将使能端接地,即可完成所要求的逻辑函数的产生。
电路图如图5-2-7所示。
图5-2-7由74LS151构成的函数发生器
2)用4选1数据选择器74HC153实现
74HC153是双4选1数据选择器,它的逻辑表达式为
Y=A1A0D3+A1A0’D2+A1’A0D1+A1’A0’D0
要实现的函数为
Y=A’B’C’+AC+A’BC
将上式稍加变换即可化成于4选1数据选择器的逻辑表达式完全对应的形式
Y=(A’C’)B’+(AC)1+(A’C)B
将上式与4选1数据选择器的逻辑表达式比较可得
A1=A,A0=C,D0=B’,D1=B,D2=0,D3=1
至此便可画出用4选1数据选择器实现Y=A’B’C’+AC+A’BC逻辑函数的电路图如图5-2-8所示。
实验验证:
分别按图5-2-7和图5-2-8接好实验电路,图中A、B、C接实验台上的逻辑电平,输出接发光二极管。
然后按功能表5的顺序拨动开关,看输出结果,并按发光二极管亮为“1”不亮为“0”填入表中,最后分析结果是否满足设计要求。
表5-2-5Y=A’B’C’+AC+A’BC的函数真值表
ABC
A’B’C’
A’BC
AC
Y(理论)
Y(实测)
000
001
010
011
100
101
110
111
1
0
0
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
0
0
1
0
1
1
0
0
1
0
1
0
1
图5-2-84选1数据选择器构成的函数发生器
四、实验内容
1、完成以上实验举例的实验验证,将实验结果填入表中,并得出结论。
2、用3线-8线译码器74HC138和门电路设计一个能产生如下多输出逻辑函数的逻辑电路。
Y1=AC
Y2=A’B’C+AB’C’+BC
Y3=B’C’+ABC’
五、选做实验
1、用与非门74LS00和异或门74LS86设计一可逆的4位码变换器。
设计要求:
①在控制信号C=1时,它将8421码转换为格雷码,C=0时,它将格雷码转换为8421码;
②写出设计步骤,列出码变换关系真值表并画出逻辑电路图;
③安装电路并测试逻辑电路的功能(提示:
实验的输出码用发光二极管指示)。
2、用优先编码器74LS148、4双向模拟开关74HC4066和6反相器74LS04,以及若干电阻电容设计一个频率可控振荡器。
设计要求:
①电路可通过改变编码器的输入来改变输出频率。
输出信号频率范围为100Hz~20KHz,分7档;
②设计电路,计算参数,画出逻辑电路;
③安装电路并测试电路输出信号频率(提示:
电路输出由示波器观察输出波形)。
设计提示:
图5-2-9给出了由74HC4066和反相器构成的非对称式多谐振荡器,其振荡频率f=0.45/(RC)。
电容C的大小受74HC4066的三组开关的接通与断开控制,而74HC4066的三组开关又受优先编码器74LS148的编码输出控制,从而达到了频率可控的目的。
六、预习要求及思考题
1、复习常用组合逻辑电路的原理及MSI组合电路设计等相关内容;
2、仔细阅读设计举例及设计题目着实弄懂其原理与要求;
3、根据题目要求实验前作好理论设计,即对要求设计的题目要列出真值表、写出逻辑表达式、画出逻辑图及芯片连接图等。
七、实验报告要求
1、根据各题的题意,列出相应真值表,写出化简过程及电路实现的最简逻辑表达式和画出逻辑电
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 数字 电子技术 实验 指导书