单周期库存实验报告doc.docx
- 文档编号:29574795
- 上传时间:2023-07-24
- 格式:DOCX
- 页数:10
- 大小:20.75KB
单周期库存实验报告doc.docx
《单周期库存实验报告doc.docx》由会员分享,可在线阅读,更多相关《单周期库存实验报告doc.docx(10页珍藏版)》请在冰豆网上搜索。
单周期库存实验报告doc
单周期库存实验报告
篇一:
《单周期CPU设计》实验报告
《计算机组成原理与接口技术实验》
实验报告
学院名称:
学生姓名:
学
号:
年
4
月25日
专业(班级):
合时
作者:
间:
XX
实验二:
成绩:
一.实验目的
1.2.3.4.
掌握单周期CPU数据通路图的构成、原理及其设计方法;掌握单周期CPU的实现方法,代码实现方法;认识和掌握指令与CPU的关系;掌握测试单周期CPU的方法。
二.实验内容
设计一个单周期CPU,该CPU至少能实现以下指令功能操作。
需设计的指令与格式如下:
==>算术运算指令
说明:
以助记符表示,是汇编指令;以代码表示,是机器指令
==>逻辑运算指令
==>传送指令
==>存储器读/写指令
功能:
memory[rs+(sign-extend)immediate]←rt;immediate符号扩展再相加。
==>分支指令
(
特别说明:
immediate是从PC+4地址开始和转移到的指令之间指令条数。
immediate符号扩展之后左移2位再相加。
为什么要左移2位?
由于跳转到的指令地址肯定是4的倍数
(每条指令占4个字节),最低两位是“00”,因此将immediate放进指令码中的时候,是右移了2位的,也就是以上说的“指令之间指令条数”。
==>停机指令三.实验原理
单周期CPU指的是一条指令的执行在一个时钟周期内完成,然后开始下一条指令的执行,即一条指令用一个时钟周期完成。
电平从低到高变化的瞬间称为时钟上升沿,两个相邻时钟上升沿之间的时间间隔称为一个时钟周期。
时钟周期一般也称振荡周期(如果晶振的输
出没有经过分频就直接作为CPU的工作时钟,则时钟周期就等于振荡周期。
若振荡周期经二分频后形成时钟脉冲信号作为CPU的工作时钟,这样,时钟周期就是振荡周期的两倍。
)
CPU在处理指令时,一般需要经过以下几个步骤:
(1)取指令(IF):
根据程序计数器PC中的指令地址,从存储器中取出一条指令,同时,PC根据指令字长度自动递增产生下一条指令所需要的指令地址,但遇到“地址转移”指令时,则控制器把“转移地址”送入PC,当然得到的“地址”需要做些变换才送入PC。
(2)指令译码(ID):
对取指令操作中得到的指令进行分析并译码,确定这条指令需要完成的操作,从而产生相应的操作控制信号,用于驱动执行状态中的各种操作。
(3)指令执行(EXE):
根据指令译码得到的操作控制信号,具体地执行指令动作,然后转移到结果写回状态。
(4)存储器访问(MEM):
所有需要访问存储器的操作都将在这个步骤中执行,该步骤给出存储器的数据地址,把数据写入到存储器中数据地址所指定的存储单元或者从存储器中得到数据地址单元中的数据。
(5)结果写回(WB):
指令执行的结果或者访问存储器中得到的数据写回相应的目的寄存器中。
单周期CPU,是在一个时钟周期内完成这五个阶段的处理。
图1单周期CPU指令处理过程
MIPS32的指令的三种格式:
R类型:
I类型:
J类型:
其中,
op:
为操作码;
rs:
为第1个源操作数寄存器,寄存器地址(编号)是00000~11111,00~1F;rt:
为第2个源操作数寄存器,或目的操作数寄存器,寄存器地址(同上);rd:
为目的操作数寄存器,寄存器地址(同上);sa:
为位移量(shiftamt),移位指令用于指定移多少位;
func:
为功能码,在寄存器类型指令中(R类型)用来指定指令的功能;
immediate:
为16位立即数,用作无符号的逻辑操作数、有符号的算术操作数、数据加载(Laod)/数据保存(Store)指令的数据地址字节偏移量和分支指令中相对程序计数器(PC)的有符号偏移量;address:
为地址。
图2单周期CPU数据通路和控制线路图
图2是一个简单的基本上能够在单周期上完成所要求设计的指令功能的数据通路和必要的控制线路图。
其中指令和数据各存储在不同存储器中,即有指令存储器和数据存储器。
访问存储器时,先给出地址,然后由读/写信号控制(1-写,0-读。
当然,也可以由时钟信号控制,但必须在图上标出)。
对于寄存器组,读操作时,先给出地址,输出端就直接输出相应数据;而在写操作时,在WE使能信号为1时,在时钟边沿触发写入。
图中控制信号作用如表1所示,表2是ALU运算功能表。
表1控制信号的作用
篇二:
单周期CPU实验报告
MIPS-CPU设计实验报告
实验名称:
32位单周期MIPS-CPU设计
姓名学号:
刘高斯11072205
实验日期:
XX年12月19日
第1页
目录
前言
MIPS简介-------------------------------------------------------------3实验目的-------------------------------------------------------------第一部分VERILOGHDL语言实现部分
实验内容-------------------------------------------------------------试验环境-------------------------------------------------------------模块简介-------------------------------------------------------------实验截图-------------------------------------------------------------实验感想-------------------------------------------------------------实验代码-------------------------------------------------------------第二部分LOGISIM语言实现部分
实验内容-------------------------------------------------------------实验环境-------------------------------------------------------------模块设计-------------------------------------------------------------试验感想-------------------------------------------------------------第2页
344455616161623
前言
一、MIPS简介
MIPS是世界上很流行的一种RISC处理器。
MIPS的意思“无内部互锁流水级的微处理器”(Microprocessorwit
houtinterlockedpipedstages),其机制是尽量利用软件办法避免流水线中的数据相关问题。
它最早是在80年代初期由斯坦福(Stanford)大学Hennessy教授领导的研究小组研制出来的。
MIPS公司的R系列就是在此基础上开发的RISC工业产品的微处理器。
这些系列产品为很多计算机公司采用构成各种工作站和计算机系统。
MIPS技术公司是美国著名的芯片设计公司,它采用精简指令系统计算结构(RISC)来设计芯片。
和英特尔采用的复杂指令系统计算结构(CISC)相比,RISC具有设计更简单、设计周期更短等优点,并可以应用更多先进的技术,开发更快的下一代处理器。
MIPS是出现最早的商业RISC架构芯片之一,新的架构集成了所有原来MIPS指令集,并增加了许多更强大的功能。
MIPS处理器是八十年代中期RISCCPU设计的一大热点。
MIPS是卖的最好的RISCCPU,可以从任何地方,如Sony,Nintendo的游戏机,Cisco的路由器和SGI超级计算机,看见MIPS产品在销售。
目前随着RISC体系结构遭到x86芯片的竞争,MIPS有可能是起初RISCCPU设计中唯一的一个在本世纪盈利的。
和英特尔相比,MIPS的授权费用比较低,也就为除英特尔外的大多数芯片厂商所采用。
MIPS的系统结构及设计理念比较先进,其指令系统经过通用处理器指令体系MIPSI、MIPSII、MIPSIII、MIPSIV到MIPSV,嵌入式指令体系MIPS16、MIPS32到MIPS64的发展已经十分成熟。
在设计理念上MIPS强调软硬件协同提高性能,同时简化硬件设计。
二、实验目的
我们通过VERILOGHDL语言和LOGISIM语言分别用语句和图形完成对32位MIPS-CPU的设计,通过前8周的学习我们基本掌握了MIPS的概念和原理,认识到RISC架构的特征和优缺点。
通过过老师的讲解,了解到每一条语句的从设计到硬件实现的全过程。
通过本次实验我们要更加深入的理解硬件组成的结构,语句逻辑实现的原理。
掌握硬件编程语言和硬件图形语言编程的方法。
透彻的理解MIPS的特征和优点。
第3页
VERILOGHDL语言实现部分
实验内容
利用VERILOG设计一种32位单周期MIPSCPU。
首先设计各个子模块,并将已做好的各个模块进行模块合并,实现单周期CPU的各项指令。
实验环境
WindowXpQuartusII
各个子模块的简单介绍
此程序将数据通路(SingleDataLoad)设定为顶层模块,下面的模块包括:
算术逻辑运算单元(ALU)、数据存储器(DataStore)、数据寄存器(Registers)、取指令部件(GetCode)、总控制器(Control),通过顶层模块对各个子模块的调用从而实现了整个单周期CPU。
1)数据通路(SingleDataLoad):
进行数据的运算、读取以及存储功能,通过总控制器
产生的各个控制信号,进而实现对数据的各项操作。
2)算术逻辑运算单元(ALU):
数据通路调用此模块,根据得到的控制信号对输入数
据进行处理,处理功能有:
addu、add、or、subu、sub、sltu、slt等。
3)数据存储器(DataStore):
当WrEn控制信号为1时,此时就将输入数据存储到此
存储器中,当WrEn为0时,则根据输入的地址,找到地址对应的单元将单元中的数据输出。
4)数据寄存器(Registers):
在此程序中功能和实现基本和数据存储器相同,但在实
际CPU当中使用的逻辑器件及获取数据的方式还是有所区别的。
5)取指令部件(GetCode):
指根据PC所提供的地址从指令寄存器中取出要执行的指
令,再根据各控制信号,得出下一次要执行的指令的地址。
(总控制器(Control):
总控制器通过从取指令部件获得的指令,进而产生各个控制信号,并将控制信号返回个数据通路,就此实现各项功能。
第4页
程序截图及说明
上图为执行下列指令产生的图像:
Mem[0] 当$1、$2所指的寄存器的值相同时,执行上述指令,得到的图如下:
可以看出CPU跳过了第二条指令,直接执行了第三条,而上图执行了第一条指令后接着执行第二条,最后才执行第三条指令,区别就在于第一幅图表示的是$1、$2中的值不相等所执行的情况,第二幅图表示的是$1、$2中的值相等的情况,由此可以得知测试正确。
实验收获及感想
VERILOG语句将二进制元器件的原理整合到类汇编语言上,通过这次实验我从理解上从这语言本身理解到逻辑与函数不分家的道理,每一条连线和与、非、或都是一个个对应的函数。
任一个复杂的CPU都是从一条条简单的逻辑一条一条实现的。
任何一条语句都是通过不同的函数和赋值分分合合直到被执行完毕。
第5页
篇三:
多级库存实验报告
多级库存实验报告
成员
一、实验内容
进入实验软件,各个节点在获得信息共享的情况下进行订货量的预测和决策,并且发货给下游企业,完成整条供应链的运作,并且尽量使得供应链整体价值最大化。
在由多级节点组成的库存系统中,如果各节点以信息共享方式进行运作,即每个节点决策的目标是使整体的利益达到最优,此时系统整体应处在最优的运作状态。
供应链在信息共享的运作下,信息的种类很多,有库存信息、原料和订单信息、供应或生产能力等。
在供应链上,每个企业利用企业自身的信息以及能够获得的供应链其他成员的信息进行合理的预测和决策。
从理论上讲,供应链各成员拥有和掌握的信息越多,其做出的决策越科学,对自身越有利。
在生产商能够准确和即使地得到其产品在零售商处的销售情况,就能根据销售情况即使调整生产计划,增加或减少产品的生产,避免产品的大量积压或供应不足。
当信息不对称的情况下,使得供应链上各节点企业能够追求各自利益最大化,而非集体利益的最优,造成供应链其他节点企业的利益损失。
因此,在供应链中实现信息恭喜啦是十分必要的。
二、实验原理
供应链多级库存优化应该考虑的问题:
1)库存优化的目标
2)明确库存优化的边界3)多级库存优化的效率问题4)明确采用的库存控制策略
三、实验目的
信息共享的多级库存管理实验是为辅助物流概论课程的教学而设计的一个验证型实验。
学生通过网络平台模拟供应链上各节点操作决策的环境,通过亲身实践加深对多级库存优化与控制的理解,辅助分析产生该现象的原因。
培养学生发现问题和分析问题解决问题的能力,为今后关于库存管理课程的学习奠定基础。
学生在实验过程中,应着重:
a)理解库存管理的基本概念和知识,如提前期,库存水平,各种成本的概念;b)体验信息共享后的多级库存是在单级库存控制的基础上形成的,是供应链的资源的
全局性优化;c)
分析如何到达供应链库存的整体优化,如图,信息流的共享
四、多级库存优化的两种角度
(1)基于成本优化的多级库存优化:
基于成本优化的多级库存控制实际上就是确定库存
控制的有关参数:
库存检查期、订货点、订货量
(2)基于时间优化的多级库存控制:
即考虑库存周转期的优化、供应提前期的优化、平
均上市时间的优化等
五、实验分析
本报告主要分析各节点上决策的制定以及数据产生的原因。
(一)因素分析
各节点在实验过程中需要做出两个决策,一方面是根据下游订货量向上游订货,另一方面是向下游发货。
参数属性
链序节当提前号点前期
序状号态
91319231933194319531
初始库存
初始到货固定成进货价销售本格价格
单位库存成本11111
单位缺货成本55555
20301001352050100300200180101010101010101010101515151515
(1)订货需要考虑的因素
下游需求量。
下游订货量是决策过程中十分重要的因素,若订货量小于存货则多余货物会产生存货持有成本,若订货量多于存货则该节点会由于缺货产生缺货成本。
因此,每次订货都需要慎重考虑缺货成本与存货持有成本的博弈关系。
现有库存。
现有库存的多少直接决定了订货量的多少,因为库存直接影响了缺货成本以及存货持有成本。
单位存货成本以及单位缺货成本。
这两种成本之间存在着博弈关系,单位缺货成本大约是单位存货成本的五倍,需要合理地安排安全库存使两成本之和到达最小。
提前期。
提前期即是从发出订单到收到订单的时间,在本次试验中假设提前期为一个周期,即本期订货,下期到货。
提前期的存在就需要企业合理确定再订货水平,避免出现缺货。
(2)发货需要考虑的因素
在这个试验中,发货需要考虑的因素很少,由于缺货成本和存货持有成本的存在,只要下游企业有需求就会尽量满足。
(3)影响利润的因素
进货成本。
进货成本占据了成本中的很大一部分,与单位进货价格成正比。
出货收益。
这是主要的利润来源,但是在这次试验中,单位售价是固定的,所以我们就不在此讨论了。
存货持有成本。
当期没有销售出的货物会形成存货积压在仓库中,存货的出现便会产生存货持有成本。
存货持有成本的存在会造成利润的减少。
缺货成本。
当期的下游需求如果不被满足就形成了缺货,缺货会从很多方面影响企业的利润,在这里假设是存货持有成本的五倍。
(二)数据分析
(1)各节点需求分布图
(2)各节点的数据分析
Qi:
节点i需求量
Qi:
节点i平均需求量
VAR(Qi):
节点i需求量的方差Ii:
节点i库存量Ii:
节点i平均库存量
VAR(Ii):
节点i库存量的方差
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 周期 库存 实验 报告 doc