PCI E硬件测试方法要点.docx
- 文档编号:29537180
- 上传时间:2023-07-24
- 格式:DOCX
- 页数:39
- 大小:478.06KB
PCI E硬件测试方法要点.docx
《PCI E硬件测试方法要点.docx》由会员分享,可在线阅读,更多相关《PCI E硬件测试方法要点.docx(39页珍藏版)》请在冰豆网上搜索。
PCIE硬件测试方法要点
PCI-Express硬件测试方法
1PCI-E物理层概述.............................................................................................................5
PCI-E电气子块(Ver1.0)...................................................................................................62
2.1电气子块规则.......................................................................................................6
2.1.1规则:
时钟...................................................................................................6
2.1.2规则:
AC耦合..............................................................................................7
2.1.3规则:
互连...................................................................................................7
2.1.4规则:
终端匹配...........................................................................................7
2.1.5规则:
DC共模电压......................................................................................7
2.1.6规则:
ESD....................................................................................................7
2.1.7规则:
短路...................................................................................................7
2.1.8规则:
接收检测...........................................................................................7
2.1.9规则:
电气空闲态.......................................................................................9
2.2电气信号规则.......................................................................................................9
2.2.1规则:
信号定义...........................................................................................9
2.2.2规则:
损耗.................................................................................................10
2.2.3规则:
抖动Jitter和误码率BER..................................................................10
2.2.4规则:
去加重De-emphasis.........................................................................10
2.2.5规则:
Beacon唤醒信号..............................................................................11
2.3发送端眼图模板.................................................................................................12
接收端眼图模板.2.4................................................................................................12
一致性测试负载.................................................................................................2.513
PHY电气测试项目.........................................................................................................313
3.1通用测试项目.....................................................................................................14
发送端测试项目3.2.................................................................................................14
接收端测试项目.3.3................................................................................................16
共页第2,27页
3.4母板测试项目.....................................................................................................17
插卡测试项目.....................................................................................................13.57
TEK测试方案简介.4........................................................................................................18
4.1两个SMA通道连接.............................................................................................18
一个带4.2SMA输入差分探头P7350SMA测试.......................................................18
两个单端有源探头P72604.3测试...........................................................................19
一个差分探头P73xx测试...................................................................................4.419
5PHY电气测试用例.........................................................................................................20
5.1符合性_PCI-E时钟精度测试.............................................................................20
符合性_SSC扩频时钟测试................................................................................25.20
符合性_PCI-E一致性测试5.3.................................................................................21
符合性_PCI-E5.4眼图测试.....................................................................................23
符合性_PCI-E抖动测试5.5.....................................................................................25
符合性_PCI-E通道间偏斜测试.........................................................................25.66
符合性_PCI-E插卡功耗测试5.7.............................................................................26
6参考文档.........................................................................................错误!
未定义书签。
页27共,页3第
图目录
图1Express物理层通道结构...................................................................................................5
图2物理层的逻辑和电气子部分...........................................................................................5
图3物理层逻辑子部分“链接训练状态逻辑状态机”...........................................................6
图4接收端检测原理...............................................................................................................8
图5接收端检测结果...............................................................................................................9
图6去加重采样波形.............................................................................................................10
图730kHzBeacon采样波形(周期33us)............................................................................11
图8500MHzBeacon采样波形(周期2ns)..........................................................................12
图9近端(发送端)眼图模板.............................................................................................12
图10远端(接收端)眼图模板..........................................................................................13
图11一致性测试负载..........................................................................................................13
图12两个SMA通道连接......................................................................................................18
图13一个带SMA输入差分探头P7350SMA测试.................................................................19
图14两个单端有源探头P7260测试.....................................................................................19
图15一个差分探头P73xx测试.............................................................................................20
页27共,页4第
1PCI-E物理层概述
物理层的基本连接构成是两对低压差分信号:
一对用于接收,另一对用于发送。
数据以8bit/10bit编码单向传送速率可达2.5Gbps,时钟信号内嵌入数据流。
物理层将物理层数据包从一个PCIExpress器件的数据链路层传到另一PCIExpress器件的数据链路层。
物理层通道结构Express图1物理层由两个子部分组成,分为逻辑子块和电气子块,如下图所示:
物理层的逻辑和电气子部分图2逻辑子块和电气子块通过一个控制和状态寄存器,或者类似功能的单元进行接口,实现每个发送端状态的协调。
逻辑子块直接控制和管理物理层的功能。
逻辑子块包含发送和接收2个部分,主要功能包括:
重启、链路初始化、配置(速率、链路带宽、通道映射、Lane之间的de-skew等)、数据编码/解码(8B/10B)、数据扰码等。
页27共,页5第
”“链接训练状态逻辑状态机物理层逻辑子部分3图电气子块包括一个发送端和一个接收端,主要功能包括包转换、电源管理、热插拔等。
直流共模电终端匹配、PCIExpress规范电气子块部分对通道的串行收发差分对的时钟精度、、短路、接收端检测、电气空闲状态定义和识别、发送和接收信号的指标、抖动、ESD压、损耗、信号眼图指标等都进行了详细和明确的定义,以下章节详细描述。
(Ver1.0)
PCI-E电气子块2电气子块规则2.1规则:
时钟2.1.1带来的偏差);-0.5%内(考虑SSC2.5GHz1:
扩频信号频率为额定频率的+0%~判据;~33kHz判据2:
调制信号频率为30kHz和非SSC链路两端设备间时钟精度不超过、600ppm(包括:
判据3时钟精度为+/-300ppm两种模式);SSCSSC调制时链路两端设备时钟频率相同。
备注:
一般使用
页27共,页6第
2.1.2规则:
AC耦合
判据1:
75nF≤发送端AC耦合电容≤200nF;
2.1.3规则:
互连
判据1:
包括测试仪器探头等效电容在内,互连线对地总电容最大3nF;
2.1.4规则:
终端匹配
:
最小80Ω、最大120Ω、典型值Z传输差分信号时发送端差分输出阻抗判据1:
TX-DIFF-DC100Ω;发送端输出阻抗Z最小40Ω;TX-DC最小40Ω;Z判据差分信号空闲时发送端输出阻抗2:
TX-DC:
最小80Ω、最大120Ω、典型值100Ω;输入阻抗Z接收端差分输入阻抗3:
判据RX-DIFF-DCZ:
最小40Ω、最大60Ω、典型值50Ω;RX-DC最小200kΩ;Z:
设备掉电、重启或检测时:
接收端输入阻抗判据4RX-HIGH-IMP-DC2.1.5规则:
DC共模电压
判据1:
接收端共模电压为0V+/-10mV;
判据2:
发送端共模电压小于3.6V;
2.1.6规则:
ESD
判据1:
所有信号和电源能忍受2000VESD(humanbodymodel);
判据2:
或者所有信号和电源能忍受500VESD(chargeddevicemodelwithoutdamage);
判据3:
满足JEDECJESE22-A114-AClass2标准;
2.1.7规则:
短路
判据1:
所有发送端和接收端支持热插拔,且不损坏设备;
判据2:
发送端和接收端D+和D-能长时间对地短路;
判据3:
发送端短路电流最大值90mA;ITX-SHORT2.1.8规则:
接收检测
步骤如下:
Z备注:
接收检测电路检测输入阻抗RX-DC①、检测开始前保证发送端稳定电压到VDD或者GND,或者VDD与GND间的一个固定
页27共,页7第
电平;
②、发送端转变D+和D-共模电压:
将共模电压从VDD转变为GND;或将共模电压从GND转变为VDD;或将共模电压从VDD与GND间的固定电平转变为相对反电压;
③、判断有无接收端基于电压转换的速率:
如果检测出快速的转变沿,则表示接收端未连接;如果检测出慢速的转变沿,则表示存在发送端阻抗、互连线容抗、一系列电容和接收端终端匹配,即接收端已连接;
接收端检测原理4图页27共,页8第
接收端检测结果5图规则:
电气空闲态2.1.9
主要用于省电模式和非使能态。
D-电压保持相同恒定值时为电气空闲状态,发送端D+和V;,最大跳出电气空闲态门限电压175mV最小65mV判据1:
RX-IDLE-DET-DIFFp-p2.2电气信号规则规则:
信号定义2.2.1VV=V:
差分电压定义D-D+DIFF-]/2
=[V+VV:
共模电压定义D-CMD+
|V=2*max|VV(差分摆幅对称时):
差分电压峰峰值定义D-DIFFp-p-D+
}+
>V=max|VV|{VV:
差分电压峰峰值(差分摆幅不对称时)定义D-D-D+-D+DIFFp-p
} 定义差分峰值电压D-D+DIFFp-}or >V=max|VV|{VV(差分摆幅不对称时): 差分峰值电压定义D-D+-D-D+DIFFp }|{V |/2 +VV=max|V: 定义共模峰值电压D-CMpD+ 页27共,页9第 2.2.2规则: 损耗 判据1: 使用眼图来测量差分电压衰减幅度,眼图要求如后所述; 备注: 根据衰减量来定量互连线损耗能够指明发送端和接收端之间的衰减容限,譬如1.25GHz速率数据的最坏情况下损耗裕量可以用发送最小输出电压V=800mV和接TX-DIFFp-p=175mV来计算,最大损耗为: 20log(175/800)=-13.2dB;625MHzV收最小输入电压RX-DIFFp-p =505mV和接收V速率数据的最坏情况下损耗裕量可以用发送最小去加重输出电压TX-DIFFp-p=175mV来计算,最大损耗为: 20log(175/505)=-9.2dB;V最小输入电压RX-DIFFp-p 2.2.3规则: 抖动Jitter和误码率BER 抖动可分类为随机抖动Rj和确定性抖动Dj,总抖动Tj是所有无关抖动源的概率密度卷积,而随机抖动Rj呈高斯分布,常被用来确定链路比特误码率BER。 满足BER为10时的最-12大Tj; 2.2.4规则: 去加重De-emphasis V最小0.8V,最大1.2V1: 跳变位差分电压峰峰值;判据TX-DIFFp-p(+/-0.5dB);: 2非跳变位差分电压可小于跳变位3.5dB判据 去加重采样波形6图页27共,页10第 2.2.5规则: Beacon唤醒信号 判据1: 周期直流平衡数据信号Beacon要求: 2ns<=脉宽<=16us; 判据2: 平衡对称信号最大恢复时间32us; 判据3: 当脉宽超过500ns时电压幅度去加重-6dB; 判据4: 当脉宽小于500ns时电压幅度去加重-3.5dB; 30kHzBeacon采样波形(周期33us)图7 页27共,页11第 )500MHzBeacon采样波形(周期2ns图82.3发送端眼图模板 判据1: 大小两个不同的发送端眼图定义跳变位和非跳变位(即去加重位)的区别; 判据2: 采集超过3500个连续UIs中选择250个有效稳定的UIs来计算和创建眼图; 备注: 测试时保证负载串联75nF~200nF交流耦合电容和50Ω单端/100Ω差分端接电阻,可参考2.5节无源测试负载; 近端(发送端)眼图模板图92.4接收端眼图模板 判据1: 采集超过3500个连续UIs中选择250个有效稳定的UIs来计算和创建眼图; 备注: 测试时保证负载串联75nF~20
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- PCI E硬件测试方法要点 硬件 测试 方法 要点