六进制加法计数器课程设计总结报告.docx

六进制加法计数器课程设计总结报告.docx

《六进制加法计数器课程设计总结报告.docx》由会员分享，可在线阅读，更多相关《六进制加法计数器课程设计总结报告.docx（12页珍藏版）》请在冰豆网上搜索。

六进制加法计数器课程设计总结报告

电子技术课程设计总结报告

题目：

6进制计数器

）

学生姓名：

系别：

专业年级：

电气工程及其自动化本科X班

指导教师：

201X年X月X日

，

一、设计任务与要求3

二、方案设计与论证3

三、电路设计与参数计算3

四、主要芯片介绍6

五、操作过程与操作结果9

·

六、安装与调试9

七、性能测试与分析9

八、结论与心得9

九、参考文献11

一、设计任务与要求

|

设计任务：

1、用JK触发器、与非门以及必要的门电路设计六进制计数器；

2、熟悉触发器电路的工作原理；

设计要求：

1．巩固加深对触发器、与非门和数码管的基本知识，提高综合运用电子技术知识的能力；

2．计数器具有技术功能且计数器的初始状态为Q2Q1Q0=000

3．培养参考查阅文献，独立设计、思考、钻研电子技术相关问题的能力；

4．通过实际制作安装电子线路，学会单元电路以及整机电路的调试与分析方法；

：

5．掌握相关电子线路工程技术规范以及常规元器件的性能技术指标；

6．掌握绘制电路图的能力；

7．培养严肃认真的工作作风与科学态度，建立严谨的工程技术观念；

8．培养工程实践能力、创新能力和综合设计能力。

二、方案设计与论证

试验要求用JK触发器设计一个6进制加法计数器，我们采用了双JK的74LS112触发器，运用JK触发器的特性方程，同时用同步时序电路来对电路进行控制。

试验中的与门用74LS00来完成与门的功能，用两个与非门相接作为非门用。

计数器要求每输入一次CP脉冲就进行一次加一运算，通过74LS112触发器和74LS00与非门组成的逻辑电路将输入的CP脉冲信号转化为七段数码管的显示，使数码管完成从0—5的循环显示。

方案的可行性论证：

按照实验原理图连接电路，接入电源及适合频率的CP脉冲，先将显像管清零，再相应的将接线接上高或低电平，若最终数码管以相同的周期分别从0到5输出，则该方案可行有效。

$

三、电路设计与参数计算

1、单元电路设计和参数计算

状态编码

按照习惯，我们取二进制的（000～101）为S0～S5的编码，于是得到下表的状态编码表（表1）

&

%

状态转换表

状态序号

状态编码

进位输出

CO

Q2

.

Q1

Q0

S0

0

0

0

0

\

S1

0

0

1

0

S2

0

1

!

0

0

S3

0

1

1

0

S4

?

1

0

0

0

S5

1

0

1

'

1

表1

写方程

驱动方程：

~

JK触发器的状态方程：

！

%

该电路的时序图为

2、总原理图

：

3、元件清单

元件名称

主要参数

数量

74LS112

双JK触发器

2

74LS00

与非门

2

74LS48

七段数码管译码器驱动器

1

七段数码管

1

四、主要芯片介绍

JK触发器

、

当信号为双端输入时，JK触发器是功能完善、使用灵活和通用性较强的一种触发器。

JK触发器常被用作缓冲存储器，移位寄存器和计数器。

本实验74LS112双JK触发器，是下降边沿触发的边沿触发器。

引脚功能及逻辑符号如下图所示。

JK触发器的状态方程为：

　Qn+1＝J

n＋

Qn，下降沿触发JK触发器的功能如表。

74LS112双JK触发器引脚排列及逻辑符号

JK触发器功能表

输   入

输 出

D

D

CP

J

K

Qn+1

n+1

%

0

1

×

×

×

1

0

1

【

0

×

×

×

0

1

0

0

×

×

×

φ

φ

1

1

↓

>

0

0

Qn

n

1

1

↓

1

'

0

1

0

1

1

↓

0

1

@

0

1

1

1

↓

1

1

n

/

Qn

1

1

↑

×

×

Qn

n

-

注：

×--任意态↓--高到低电平跳变↑--低到高电平跳变Qn（

n）--现态Qn+1（

n+1）--次态φ--不定态

74LS与非门

74LS00从属于TTL门系列。

它是一个内部含有四个双输入的与非门芯片。

其14脚接+5V电压；7脚接地；其功能表达式可记为：

当AB都为高电平"1"时,输出为高电平"0"；

当AB都为低电平"0"时,输出为高电平"1"；

当AB异同时：

即一个为低电平"0",一个为高电平"1"时，输出为高电平"1"。

·

其内部结构如图所示：

74LS48

7段显示译码器74LS48是输出高电平有效的译码器

&

74LS48除了有实现7段显示译码器基本功能的输入（DCBA）和输出（Ya～Yg）端外，7448还引入了灯测试输入端（LT）和动态灭零输入端（RBI），以及既有输入功能又有输出功能的消隐输入/动态灭零输出（BI/RBO）端。

由7448真值表可获知7448所具有的逻辑功能：

（1）7段译码功能（LT=1，RBI=1）

在灯测试输入端（LT）和动态灭零输入端（RBI）都接无效电平时，输入DCBA经7448译码，输出高电平有效的7段字符显示器的驱动信号，显示相应字符。

除DCBA=0000外，RBI也可以接低电平，见表1中1～16行。

（2）消隐功能（BI=0）

此时BI/RBO端作为输入端，该端输入低电平信号时，表1倒数第3行，无论LT和RBI输入什么电平信号，不管输入DCBA为什么状态，输出全为“0”，7段显示器熄灭。

该功能主要用于多显示器的动态显示。

（3）灯测试功能（LT=0）

此时BI/RBO端作为输出端，端输入低电平信号时，表1最后一行，与及DCBA输入无关，输出全为“1”，显示器7个字段都点亮。

该功能用于7段显示器测试，判别是否有损坏的字段。

（4）动态灭零功能（LT=1，RBI=1）

此时BI/RBO端也作为输出端，LT端输入高电平信号，RBI端输入低电平信号，若此时DCBA=0000，表1倒数第2行，输出全为“0”，显示器熄灭，不显示这个零。

DCBA≠0，则对显示无影响。

该功能主要用于多个7段显示器同时显示时熄灭高位的零。

五、操作过程与操作结果

根据实验原理图连接好电路，将电源、输入信号等接通，打开开关，开始输入CP脉冲，观察7段显示器的数值是否为0—5的循环变化。

首次验证，连接上电源后，显示管的7段没有一处显示，同时电源电压指针又从+5V归零，说明线路中存在短路。

一一排查未果后修正原理图，发现错误加以完善。

重新更换电路板焊接电路后，重新接入电源及脉冲，多次调试后显像管按要求显示，原理图证明正确。

六、安装与调试

电路组装完成后进行相应的调试工作

（1）静态调试

断电的情况下，检测是否按照原理图与接线引脚正确相连；

用电压表测试是否存在虚焊，接在含有焊点的电线两头，若示数显示为0证明连接完好，若示数显示为1.证明断路；

检查各个集成块接脚是否插到底座上；

（2）动态调试

先只给电路电源，观察显像管是否工作，有示数显示；

工作后加以适当脉冲，示数有所波动，但并不是依次从0至5显示，其中74LS48集成块发热，说明与之有关的线路有问题。

排查调整线路后，集成块不再发热，示数正常显示。

七、性能测试与分析

测试、记录、整理与结果分析。

（要围绕设计要求中的各项指标进行）

八、结论与心得

九、参考文献

1、《电子技术基础（数字部分）》康华光主编高等教育出版社

2、《电子线路设计.实验.测试（第三版）》谢自美主编华中科技大学出版社

3、《数字电子技术》董传岱于云华主编中国石油大学出版社

4、《数字电子技术基础》阎石主编高等教育出版社

5、《电子电工技能训练》熊幸明主编北京电子工业出版社