基于单片机和FPGA的位同步信号提取附程序毕业设计论文.docx
- 文档编号:29387926
- 上传时间:2023-07-22
- 格式:DOCX
- 页数:90
- 大小:1.35MB
基于单片机和FPGA的位同步信号提取附程序毕业设计论文.docx
《基于单片机和FPGA的位同步信号提取附程序毕业设计论文.docx》由会员分享,可在线阅读,更多相关《基于单片机和FPGA的位同步信号提取附程序毕业设计论文.docx(90页珍藏版)》请在冰豆网上搜索。
基于单片机和FPGA的位同步信号提取附程序毕业设计论文
湖南工程学院
毕业设计论文
题目:
基于单片机和FPGA的位同步信号提取
专业班级:
电子信息工程
湖南工程学院应用技术学院毕业设计(论文)
诚信承诺书
本人慎重承诺和声明:
所撰写的《基于单片机和FPGA的位同步信号提取》是在指导老师的指导下自主完成,文中所有引文或引用数据、图表均已注解说明来源,本人愿意为由此引起的后果承担责任。
设计(论文)的研究成果归属学校所有。
学生(签名)
年月日
湖南工程学院应用技术学院
毕业设计(论文)任务书
设计(论文)题目:
基于单片机和FPGA的位同步信号提取
姓名李国冀专业电子信息工程班级0281学号16
指导老师刘正青职称实验师教研室主任刘望军
一、基本任务及要求:
本课题是设计一具有通用性的输入信号的位同步提取系统,系统可以实现10HZ~1MHZ的信号同步。
使用单片机进行实时控制现场可编程逻辑门阵列FPGA完成位同步信号提取,通过理论和实验研究,完成硬件电路和软件设计并试制样机,要求完成:
1、单片机实时控制FPGA,完成实时频率跟踪测量和自动锁相;
2、在FPGA内部,设计完成以下部分:
A、全数字锁相环DPLL,主要包含:
数控振荡器、鉴相器、可控模分频器
B、LED动态扫描电路、FPGA和单片机的数字接口,以完成两者之间的数字传递
3、设计辅助电路:
键盘、LED;
二、进度安排及完成时间:
(1)第二周至第四周:
查阅资料、撰写文献综述和开题报告;
(2)第五周至第六周:
毕业实习;
(3)第六周至第七周:
项目设计的总体框架:
各个模块以及各个模块之间的关系确定,各个模块的方案选择与各个模块的所用主要器件的确定;
(4)第八周至第十三周:
各个模块的主要器件熟悉及相关知识的熟悉;各个模块的具体任务实现:
硬件电路、软件编程;
(5)第十四周至第十五周:
系统的总体仿真与调试
(6)第十六周至第十七周:
撰写设计说明书;
(7)第十八周:
毕业设计答辩;
基于单片机和FPGA的位同步信号提取
摘要:
本文所设计的位同步系统是使用单片机进行实时控制现场可编程门阵列(FPGA)进行同步的,在此设计中,本文主要做了以下内容:
1、单片机实时控制FPGA完成实时频率跟踪测量和自动锁相。
2、在FPGA内部,设计有以下两部分:
a、全数字锁相环(DPLL),主要包括数控振荡器、鉴相器、可控模N分频器。
b、LED动态扫描电路、FPGA和单片机的数据接口,以完成两者之间的数据传递。
3、设计辅助电路:
键盘、LED显示、信号源等。
4、整体测试表明:
系统可以实现10Hz到1MHz的信号同步,键盘及显示电路工作正常。
关键字:
单片机、电子设计自动化(EDA)、VerilogHDL、数字锁相环
AccordingToTheMCUAndFPGATheBitSynchronousSignalWithdraw
ABSTRACT:
ThistextfordesigningthesynchronoussystemisanusageMCUtocontroltheFileldProgrammableGateArray(FPGA)really.Thisdesignprimarilycompletesmissionsasbelow.
1、TheMCUcompletesolidhourmeasurefrequencyfollowwithautolockthephase.
2、IntheFPGAinnerpart,thedesignhavebelowtwoparts:
a.TheDigitalPhaseLockedLoop(DPLL),primarlyincludeDigitalControledOscillatory,PahseDetector,NDivider.
b.TheLEDDynamiclyscananddisplaycircuit,InterfacecircuitbetweenMCUandFPGA.
3、Designassistantelectriccircuit:
Thekeyboard,LEDshows,signalsourceetc.
4、Thewholetestenunciation:
thesystemcanrealize10Hzto1MHzsignalissynchronous,keyboardelectriccircuitandmanifestationelectriccircuitworkisnormal.
KEYWORDS:
MCUEDAVerilogHDLDPLL
引言
在科学飞速发展的今天,世界已进入了数字化、信息化的时代。
其中,通信技术的发展最为迅速。
从第一代模拟移动通信,到今年即将运营的3G移动通信,仅仅数年的时间。
与此同时,(微)电子技术也在以很快的速度进步着,利用FPGA作原型设计及前期样品生产的作法将会逐渐流行起来。
通过使用FPGA/CPLD,可得到降低成本和上市时间快等的好处。
数据通信的应用需求量很大,我国路由器产品采用FPGA/CPLD起了很大作用。
伴随着微电子工业的发展,今天的FPGA已经可以做系统级芯片了。
技术的融合,使得各种科学技术不再独立,而是联合应用在一起,发挥更大的功效。
本课题的目的是设计出一个具有通用性的输入信号的位同步提取系统,系统可以实现10Hz~1MHz的信号同步,使用单片机进行实时控制现场可编程逻辑门阵列FPGA完成对同步信号的提取。
该系统以FPGA器件作为控制的核心,配合单片机使整个系统显得尤为精简,能达到所要求的技术指标,具有灵活的现场更改性,还有高速、精确、可靠、抗干扰性强等优点。
最重要的一点便是它能实现对不同的位同步信号进行提取,能够满足本课题的要求。
第1章绪论
同步是通信系统中一个重要的实际问题。
在通信系统中,同步具有相当重要的地位。
通信系统能否有效地、可靠地工作,很大程度上依赖于有无良好的同步系统。
当采用同步解调或相干检测时,接收端需要提供一个与发射端调制载波同步同频同相的相干载波。
获得这个相干载波的过程称为载波提取,或称为载波同步。
数字通信中,除了有载波同步的问题之外,还有位同步的问题。
由于本次设计主要是在现场可编程门阵列(FieldProgrammableGateArray)技术为基础来完成的,所以还在概念上介绍了FPGA的发展、芯片结构、8051型单片机、以及简单介绍了FPGA的开发过程,EDA的使用和开发语言C语言和VerilogHDL。
1.1位同步技术当前的发展
数字通信中一个很重要的问题就是位同步问题,因为消息是一串连续的信号码元序列,解调时必须知道每个码元的起止时刻。
因此,接收端必须产生一个时钟用作定时脉冲序列,它和接收的每一个码元的起止时刻一一对齐。
我们把在接收端产生于接收码元的重复频率和相位一致的定时脉冲序列的过程称为码元同步或位同步,而称这个定时脉冲序列为码元同步脉冲或位同步脉冲。
数字通信中的消息数字流总是用若干码元组成一个“字”,又用若干“字”组成一“句”。
因此,在接收这些数字流时,同样也必须知道这些“字”、“句”的起止时刻,在接收端产生与“字”、“句”起止时刻相一致的定时脉冲序列,统称为群同步或帧同步。
当通信是在两点之间进行时,完成了载波同步、位同步和帧同步之后,接收端不仅获得了相干载波,而且通信双方的时标关系也解决了,这时,接收端就能以较低的错误概率恢复除数字信息。
然而,随着数字通信的发展,特别是计算机通信及计算网络的发展,通信系统也由点对点的通信发展到多点间的通信,显然,为了保证通信网内各用户之间可靠的进行数据交换,还必须实现网同步,即在通信网内由一个统一的时间节拍标准。
同步系统的性能的降低,会直接导致通信系统性能的降低,甚至使通信系统不能工作。
可以说,在同步通信系统中,“同步”是消息传输的前提,正是因为如此,为了保证消息的可靠传输,要求同步系统应有更高的可靠性。
1.2EDA简介
电子设计自动化(EDA)技术研究的对象是电子设计的全过程,有系统级、电路级和物理级各个层次的设计:
涉及的电子系统从低频、高频到微波,从线性到非线性,从模拟到数字。
从通用集成电路到专用集成电路构造的电子系统,因此EDA技术研究的范畴相当广泛。
在电子设计技术领域,可编程逻辑器件的应用,已有了很好的普及,这些器件为数字系统的设计带来极大的灵活性。
由于该器件可以通过软件编程而对其硬件的结构和工作方式进行重构,使得硬件的设计可以如同软件设计那样方便快捷。
这一切极大地改变了传统的数字系统设计方法、设计过程、乃至设计观念。
纵观可编程逻辑器件的发展史,它在结构原理、集成规模、下载方式、逻辑设计手段等方面的每一次进步都为现代电子设计技术的革命与发展提供了不可或缺的强大动力。
随着可编程逻辑器件集成规模不断扩大,自身功能的不断完善和计算机辅助设计技术的提高,在现代电子系统设计领域中的EDA便应运而生了。
传统的数字电路设计模式,如利用卡诺图等逻辑化简手段以及难懂的布尔方程表达方式和相应的TTL或4000系列夸集成规模芯片的堆砌技术正在迅速地退出历史舞台。
电子设计自动化(EDA)是一种实现电子系统或电子产品自动化设计的技术。
它与电子技术、微电子技术的发展密切相关。
它吸收了计算机科学领域的大多数最新研究成果,以高性能的计算机作为工作平台,是20世纪90年代初从CAD(计算机辅助设计ComputerAidedDesign)、CAM(计算机辅助制造ComputerAidedManufacture)、CAT(计算机辅助测试ComputerAidedTest)和CAE(计算机辅助工程ComputerAidedEducation)的概念发展而来的。
EDA技术就是以计算机为工具,在EDA软件平台上。
根据硬件描述语言HDL完成的设计文件。
自动地完成逻辑编译、化简、分割、综合及优化、布局线、仿真,直至对于特定目标芯片的适配编译、逻辑映射和编程下载等工作。
设计者的工作仅限于利用软件的方式来完成对系统硬件功能的描述,在EDA工具的帮助下和应用相应的FPGA/CPLD器件,就可以得到最后的设计结果。
尽管,目标系统是硬件.但整个设计和修改过程如同完成软件设计一样方便和高效。
当然,这里的所谓EDA主要是指数字系统的自动化设计,因为这一领域的软硬件方面的技术已比较成熟,应用的普及程度也已比较高。
而模拟电子系统的EDA正在进入实用,其初期的EDA工具不一定需要硬件描述语言。
此外,从应用的广度和深度来说。
由于电子信息领域的全面数字化,基于EDA的数字系统的设计技术具有更大的应用市场和更紧迫的需求性。
EDA的实现是与CPLD/FPGA技术的迅速发展息息相关的。
CPLD/FPGA是80年代中后期出现的,其特点是具有用户可编程的特性。
利用CPLD/FPGA,电子系统设计工程师可以在实验室中设计出专用IC,实现系统的集成,从而大大缩短了产品开发、上市的时间,降低了开发成本。
此外,CPLD/FPGA还具有静态可重复编程或在线动态重构的特性,使硬件的动能可以像软件一样通过编程来修改,不仅使设计修改和产品升级变得十分方便,而且极大地提高了电子系统的灵活性和通用能力。
1.38051型单片机
8051片内有4KROM,无须外接存储器和373,更能体现“单片”的简练。
8051单片机的片内结构如图1.1所示。
如果按功能划分,它由8个部件组成,即微处理器(CPU)、数据存储器(RAM)、程序存储器(ROM)、I/O口(P0口、P1口、P2口、P3口)、串行口、定时器/计数器、中断系统及特殊功能寄存器(SFR)。
它们都是通过片内单一总线连接而成,其基本结构依然是采用CPU加上外围芯片的传统结构模式。
但对各功能部件的控制是采用特殊功能寄存器(SFR)的集中控制方式。
图1.18051单片机的片内结构
1.4FPGA器件简介
1.4.1FPGA器件的发展
FPGA器件(FieldProgrammableGateArray)----用户现场可编程门阵列集成电路是20世纪80年代中期出现的一种新概念,是倍受现代数字系统设计工程师欢迎的最新一代系统设计积木块。
由于半导体技术的飞跃发展,数字系统应用经历了分立元件、小规模集成电路(SSI)、中规模集成电路(MSI)和大规模集成电路(LSI)及超大规模集成电路(VLSI)的发展过程,数字系统应用的基本特征也由中小规模集成度的标准通用集成电路向用户定制的专用集成电路(ASIC)过渡。
20世纪80年代出现了可编程逻辑器件(PLD),在一定程度上,为数字系统设计工程师进行快捷、灵活的设计提供了可能性,PLD器件的应用使一系列功能强、速度高、灵活性大的积木式系统设计得以成功。
但是,随着现代数字系统设计的发展,PLD器件无论在集成容量、功耗、速度还是逻辑设计的灵活性上,均不能满足现代数字系统的大容量、高速度、现场灵活可编程设计的要求。
这类器件集成度还是达不到非常高,内部资源和I/O管脚也不够多,在进行大型系统设计时,使用此类器件就显得不够理想了。
FPGA器件的产生将半定制的门阵列电路的优点和可编程逻辑器件的用户可编程特性结合在一起,使其不仅包含大量的门电路,具有高速度,使设计的电子产品达到小型化、集成化和高可靠性,而且器件具有用户可编程特性,大大缩短了设计周期,减少了设计费用,降低了设计风险。
进人90年代后,随着半导体技术的发展,构造许多电子系统仅仅需要现场可编程门阵列。
FPGA是最新一代的可编程逻辑器件,它为系统设计人员提供了一条研制开发大型系统的有效捷径,FPGA正在被看作是电路器件和电路设计上的一场革命。
FPGA单片中的等效逻辑门一般有几千甚至多达2万,I/O引脚多达200以上,密度极大。
用几十片PAL、GAL或几百片标准数字集成电路搭成的系统用一片FPGA就可以实现。
FPGA的结构灵活,它的逻辑单元、互连资源和I/O单元都可以由用户编程,现任何逻辑功能,满足各种设计要求。
FPGA的开发工具十分先进。
在用FPGA进行系统设计时,用户所做的工作仅仅是用计算机绘制出系统的电路原理图,其余的工作都可以由开发系统来自动完成。
多数FPGA都既能重复编程,又可以重复使用,还可在开发系统中直接进行仿真。
所以,使用FPGA没有前期投资风险,也没有工艺实现中的损耗。
FPGA的特点是速度快,功耗低,通用性好,适应性强,它不仅可以代替传统的数字集成电路,而且还可以代替一般的PLD器件和半定制的ASIC,特别适用于复杂系统的设计。
使用FPGA可以非常大的减小硬件规模,降低设计成本,缩短设计周期,提高系统的可靠性、灵活性和保密性。
FPGA已经成功地应用于计算机硬件、工业控制、遥感遥测、雷达声纳、数据处理、智能仪表、广播电视和医疗电子等多种领域中。
在现代通信中,FPGA已经成功地用作程控交换、数字复接、压缩扩张、编码译码和调制解调等。
1.4.2FPGA器件的结构
FPGA现场可编程门阵列器件通常由布线资源围绕的可编程单元(或宏单元)构成阵列,又可由可编程I/O单元围绕阵列构成整个芯片,如图1.2所示。
排成阵列的逻辑单元由布线主道中的可编程连线连接起来实现一定的逻辑功能。
一个FPGA可能包含有静态存储单元,它们允许内部的模式在器件被制造以后再被加载或修改。
图1.2FPGA基本结构
FPGA是由掩膜可编程门阵列和可编程逻辑器件演变而来的,将它们的特性结合在一起,使得FPGA既有门阵列的高逻辑密度和通用性,又有可编程逻辑器件的用户可编程特性。
目前FPGA的逻辑功能块在规模和实现逻辑功能的能力上存在很大差别。
有的逻辑功能块规模十分小,仅含有只能实现倒相器的两个晶体管;而有的逻辑功能块规模比较大,可以实现任何五变量输入逻辑函数的查找表结构。
据此可把FPGA分为两大类,即细粒度(fine-grain)和粗粒度(coarse-grain)。
细粒度逻辑块是与半定制门阵列的基本单元相同,它由可编程互连来连接少数晶体管组成,规模都较小,主要优点是可用的功能块可以完全被利用;缺点是采用它通常需要大量的连线和可编程开关,使相对速度变慢。
由于近年来工艺不断改进,芯片集成度不断提高,加上引入硬件描述语言(HDL)的设计方法,不少厂家开发出了具有更细粒度结构的FPGA。
例如,XILINX公司采用MicroVia技术的一次编程反熔丝结构的XC8100系列就是逻辑功能块规模较小,细粒度结构的FPGA。
而粗粒度FPGA功能块规模较大并且功能较强。
从构成它的可编程逻辑和可编程互连资源来看,主要有两类逻辑块的构造。
其一是查找表类型;其二是多路开关类型,由此形成两种FPGA的结构。
第一种是具有可编程内连线的通道型门阵列。
它采用分段互连线,利用不同长度的多种金属线经传输管将各种逻辑单元连接起来。
布线延时是累加的、可变的,并且与通道有关。
第二种是具有类似PLD可编程块阵列的固定内连布线,采用连续互连线,利用相同长度的金属线实现逻辑单元之间的互连,布线延时是固定的,并且可预测。
1.4.3Altera器件及EPM7064
高密度PLDs在当今的半导体工业中可谓是飞速发展。
公司在提供解决方案的领域一直处于领先地位。
Altera器件具有良好性能、极高的密度和非常大的灵活性,除了具有一般PLDs的特点之外,还具有这些优点:
先进的处理技术、性能高、逻辑集成密度高、性价比高、开发周期短和在线可编程等。
Altera公司生产的器件主要有Classic系列、MAX系列、Cyclone系列、Stratix系列、APEX系列、ACEX系列以及FLEX10K系列。
MAX系列器件采用高性能的EPROM工艺实现了多阵列矩阵体系结构。
内部主要有以下组成部分:
逻辑阵列块(logicarrayblocks)
宏单元(macrocells)
扩展乘积项(expandedproductterms)
可编程互联阵列(programmableinterconnectarray)
控制块(I/Ocontrolblocks)
MAX7000芯片包含有4个专用的输入管脚,可以用来作为普通的输入管脚或者是作为每一个宏单元和I/O管脚的高速、全局控制信号(时钟、清零和2个输出使能)。
如图1.3所示为EPM7064器件的结构。
4个专用管脚分别为:
INPUT/GCLKl,INPUT/GCLRn,INPUT/OEln和INPUT/OE2n。
每一个逻辑阵列块包含有16个宏单元,宏单元之间通过可编程互联阵列传递信号,专用输入管脚和逻辑阵列块以及可编程互联阵列相连接。
图1.3EPM7064器件的结构
1.5FPGA开发过程简介
1、设计过程
设计前期:
将用户要求转换为用于设计的技术规范;
设计过程:
软/硬件划分、电路设计与软件开发、系统仿真、可靠性分析、制造和生产、系统测试。
设计后期:
为系统软件和硬件的测试生产测试程序和测试矢量。
2、设计方法:
层次设计方法:
系统级、寄存器传输级、门级、电路级和器件级。
Bottom-upDesignMethod。
Up-downDesignMethod----高级综合方法。
3、FPGA开发流程如图1.4所示:
图1.4FPGA开发流程
1.6C语言
C语言是当今世界最流行的语言之一,它集计算机语言的优点于一身,成为具有较强生命力的程序设计语言。
C语言有如下特点:
1.是处于汇编语言和高级语言之间的一种语言。
C语言较靠近硬件与系统,与汇编语言较为接近。
C语言既有面向硬件和系统,像汇编语言那样可以直接访问硬件的功能。
又有高级语言面向用户、容易记忆、方便阅读和书写的优点。
2.是一种可以进行结构化程序设计的程序语言,即可以用顺序、选择和循环三种基本结构实现程序的逻辑结构。
C语言具有诸如if-else、switch-case、for、do-while、while等结构化语句,十分便于采用自顶向下、逐步细化的结构化程序设计技术。
因此,用C语言编制的程序,具有易于理解、便于维护的优点。
3.使用方便、灵活,可以使程序简洁、紧凑。
C语言只有32个标准的关键字、45个标准的运算符以及9种控制语句。
4.运算符十分丰富,除一般语言使用的加、减、乘、除、取余、取反等算术运算及与、或、非逻辑运算功能外,还可以实现以二进制位(bit)为单位的位与、或、非、异或以及移位等位运算和单项运算等复合运算功能。
除了具有基本的数据类型外还具有多种构造数据类型,因此,C语言具有较强的数据处理能力。
5.允许直接访问物理地址,能实现二进制位操作。
能实现汇编语言的很多功能,可以直接对硬件进行操作,这为编写系统软件提供了便利。
1.7VerilogHDL
VerilogHDL的特点是易学易用,如果有C语言的编程经验,可以在一个较短的时间内很快的学习和掌握。
它是由GDA(GatewayDesignAutomation)公司的PlulMoorby在1983年末首创的,最初只设计了一个仿真与验证工具,之后又陆续开发了相关的故障模拟与时序分析工具。
1985年Moorby推出它的第三个商用仿真器Verilog-XL,获得了巨大的成功,从而使得VerilogHDL迅速得到推广应用。
1989年CADENCE公司收购了GDA公司,使得VerilogHDL成为了该公司的独家专利。
1990年CADENCE公司公开发表了VerilogHDL,并成立LVI组织以促进VerilogHDL成为IEEE标准,即IEEEStandard1364-1995。
1.8MAX+PLUSII概述
MAX+PLUSII是Altera提供的FPGA/CPLD开发集成环境,MAX+PLUSII提供了一种与结构无关的设计环境,是设计者能方便地进行设计输入、快速处理和器件编程。
在MAX+PLUSII软件提供的设计环境中可以完成设计输入、设计编译、设计仿真和器件编程四个设计阶段。
在设计输入阶段,用户可以采用图形输入、文本输入和波形输入三种方式输入设计文件,但波形输入方式只能在工程设计的底层使用。
在设计编译阶段,MAX+PLUSII编译器依据设计输入文件自动生成用于器件编程、波形仿真及延时分析等所需的数据文件。
在设计仿真阶段,MAX+PLUSII仿真器和时延分析器利用编译器产生的数据文件自动完成逻辑功能仿真和时延特性仿真。
并且可以在设计文件中加载不同的激励,观察中间结果以及输出波形。
必要时,可以返回设计输入阶段,修改设计输入,达到设计要求。
在器件编程阶段,MAX+PLUSII编程器将编译器生成的编程文件下载到Altera器件实现对器件编程。
此后,可以将实际信号送入该器件进行时序验证。
因为CPLD/FPGA芯片能够可重复编程,所以如果动态时序验证的结果不能满足用户的需要时,用户可以返回到设计阶段重新设计,然后重复上面的步骤,最终达到设计要求。
图1.5中所示的是标准的EDA开发流程。
图1.5MAX+PLUSII设计流程
第2章系统组成结构
位同步信号的提取系统,是对输入信号进行测量,进而对其跟踪、捕捉,最后将其显示的数字系统。
系统的组成如图所示:
图2.1系统组成框图
2.1单片机模块
在此模块中,单片机主要起到扫描键盘、控制测频模块输出显示及控制锁相环的功能。
其中,扫描键盘的功能是:
单片机通过扫描键盘,确定按键,然后根据不同的按键指令执行相应的
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 基于 单片机 FPGA 同步 信号 提取 程序 毕业设计 论文