4路E1反向复用FPGA设计方案.docx
- 文档编号:2938178
- 上传时间:2022-11-16
- 格式:DOCX
- 页数:42
- 大小:35.77KB
4路E1反向复用FPGA设计方案.docx
《4路E1反向复用FPGA设计方案.docx》由会员分享,可在线阅读,更多相关《4路E1反向复用FPGA设计方案.docx(42页珍藏版)》请在冰豆网上搜索。
4路E1反向复用FPGA设计方案
4路E1反向复用FPGA设计方案
目录1
4路E1反向复用FPGA设计方案
1系统工作特点
发送和接受方向同时工作,本地和远端是对称的,可以实现全双工透明传输;编码器接发送模块接口,解码器接接受模块接口,余下的接口不用,其中发送模块接口数据线接上拉电阻。
上电后系统自动进行检测,只要远端也上电且E1传输链路工作正常,则经过一段时间的检测和初始化后本地和远端自动建立链路,系统进入传输状态,不管外界是否提供数据给发送模块接口,系统照样处于透明传输状态,一旦有数据,自动传输。
2检测和建链、拆链
2.1寄存器定义
发送方向:
发送奇帧TS16寄存器TS16_O_T:
存放本地发送E1状态号(1路)和对端发送E1的可用状态(4路,由本地接受模块检测出来);
发送偶帧TS16寄存器TS16_E_T:
存放本地接受E1的通断状态(4路,由本地接受模块检测出来);
接受方向:
接受奇帧TS16寄存器TS16_O_R:
存放对端发送E1状态号(1路)和本地发送E1的可用状态(4路,由对端接受模块检测出来);
接受偶帧TS16寄存器TS16_E_R:
存放本地发送E1通断状态(4路,由对端接受模块检测出来);
上述寄存器每2帧更新一次;
接受数据寄存器DATA_R,存放接受数据流一个时隙的数据;
发送数据寄存器DATA_T,存放发送数据流一个时隙的数据;
以接受模块为主导,使发送模块和接受模块的状态同步,本地和远端的状态同步,4路E1的状态同步。
信道检测由接受模块完成,发送模块配合发送测试码。
接受模块的功能:
检测发送方向、接受方向的信道连通状态、超时状态。
方法:
检测和抽出TS16的信令进行分析。
接受模块检测到本地接受E1的信道状态后,先进行本地配置,然后将检测结果通过TS16发送到对端发送模块知道,使之也进行相应的配置,这样本地接受和远端发送的配置就保持一致了。
本地的发送模块和接受模块的状态并不要求同步,但要求本地收和远端发的状态保持同步。
发送方向TS16传接受方向E1的信道状态(由接受模块检测),接受方向TS16传来本地发送方向E1的信道状态(由对端接受模块检测,对端发送模块发送过来)。
状态转换时钟:
帧头信号,即在一帧结束后下一帧才进入新的状态。
检测态1进入检测态2的条件是:
知道本身E1信道的通断状态时才转化。
一旦发现有连通的E1,则进行状态转换:
连通的信道进入检测态2,断开的信道继续留在检测态1。
检测态2进入初始化状态的条件是:
知道本身E1信道的可用与不可用状态时才转化。
TS16寄存器始终在更新,不要求严格跟状态同步。
在检测态1,发送模块4路E1同时连续发送TEST1码(成基本帧);
在检测态2,发送模块4路E1同时连续发送TEST2码(成基本帧);
在检测态1,接受模块检测帧同步LOF=0的时刻并开始计时;
在检测态2,接受模块检测TEST2码到来的时刻并开始计时(连续收到15个TEST2码时开始计时,记满128ms为止。
128ms内收到TEST2码的E1属于可用E1,未收到TEST2码的E1属于超时E1),当然还要检测状态号。
注意:
对端发送TEST2码是同时的。
发送模块通过监视TS16的信息来进行状态转换;
接受模块自己检测,检测完毕后自动进行状态转换,同时将检测结果传到对端发送
模块。
2.2检测和建链过程:
▲检测态1:
复位后,发送模块和接受模块4路E1同时进入各自的检测态1;
发送方向:
4路同时发送TEST1码,奇帧TS16传送发送方向E1状态号,偶帧TS16传接受方向E1通断状态(由接受模块检测)。
接受方向:
4路同时接受TEST1码,注意要检测对端发送模块是否也在检测态1,如果在传输状态,则一直等待(即检测到LOF=0时也不计时),直到对端进入检测态1(对端接受模块如果处在传输态,若收到对方的状态号为检测态1,则系统自动复位)。
如:
本端突然在传输态时复位了,则会出现这种情况。
◆方法:
通过检测以及抽出TS16的信令进行分析;
◆目的:
①检测4路接受信道通断的状态;②使接受模块进入帧同步状态;③检测完毕时:
对连通的接受E1,使自己进入检测态2,断开的接受E1,继续处在检测态1;④检测完毕时:
将检测到的接受E1信道的通断状态通过改写发送偶帧TS16寄存器和发送奇帧TS16寄存器,在发送E1上即时发送出去,但发送E1仍然处在检测态1,直到接受模块收到有关发送方向E1的通断状态信息才进入检测态2(连通的发送E1进入检测态2,发送TEST2码;断开的发送E1仍然处在检测态1,继续发TEST1码)。
◆检测过程:
(1)如果4路一直没有建立帧同步,即LOS=1、AIS=1(有效),表示接受信道都断了或者不能连通,也可能是对端还没有上电;则一直等待,继续处于检测态1;
(2)如果有一路先建立帧同步,即检测到:
LOS=0,AIS=0,LOF=0,奇帧TS16[6:
4]=001(即检测态1),则从LOF=0的时刻起,在本帧结束时产生一个标志信号START,从下一帧起开始计时,记满256ms为止。
①注意如果接受到TS16[6:
4]=011(即传输态),则帧同步建立了也不计时,一直等待,直到TS16[6:
4]=001时才能开始计时;
②每一路E1建立帧同步后都产生一个标志信号START,根据标志信号可以计算该路E1相对第一个建立帧同步E1的相对延时。
③256ms内一直未建立帧同步的,属于断开E1,接受方向连通指示信号E1RX_OK=0;
4建立帧同步的,属于连通E1,接受方向连通指示信号E1RX_OK=1;
5计满256ms时,改写发送方向奇偶帧TS16寄存器,表示接受方向连通和断开E1的情况,并通过发送方向TS16告知对端;
6计满256ms时,连通的E1同时进入检测态2(同时是相对的,即记满256ms时,每一路的基本帧发完后才发检测态2的测试码),断开的E1信道进入检测态4,继续检测,搜索帧同步(不检测TEST1码);
7在检测态4,若搜索到帧同步,则产生系统复位信号。
▲检测态4:
只有接受模块才有检测态4
◆目的:
实时检测断开E1的连通状态,一旦连通,则产生系统复位信号。
◆操作:
接受模块搜索帧同步码,一旦建立帧同步(不必检测TEST1码),则产生系统复位信号。
◆转换条件:
接受模块在检测态1,当记满256ms时,可以判断连通的E1和断开的E1,断开的E1进入检测态4。
▲检测态2:
◆目的:
检测出连通的E1信道之间的相对延时,确定可用E1和超时E1:
◆转换的条件:
1接受模块:
在检测态1,记满256ms时,改写接受方向连通状态寄存器和发送方向偶帧TS16寄存器(以便发送E1将接受信道的通断状态发送到对端)后即进入检测态2,断开的接受E1进入检测态4;
2发送模块:
一旦检测到接受方向偶帧TS16寄存器中有发送E1的通断信息,则连通的发送E1同时进入检测态2,同时发送TEST2码。
断开的发送E1继续留在检测态1。
◆操作:
3发送模块:
连通的发送E1同时发送TEST2码;
当接受模块收到奇帧TS16传来的本地发送信道可用状态信息后,发送模块可用E1进入初始化状态,超时E1进入检测态3。
4接受模块:
接受模块连通的E1都检测TEST2码,以第一个E1收到TEST2码的时刻开始计时(连续收到15个TEST2码的时刻作为计时的起始时刻),记满128ms为止。
128ms内收到TEST2码的E1属于可用E1,未收到TEST2码的E1属于超时E1),当然还要检测状态号。
记满128ms时,改写发送方向奇帧TS16寄存器(表示可用E1和不可用E1)并从发送E1上传过去,使对端知道在它自己的发送E1上哪些可用,哪些不可用。
然后可用E1进入初始化状态,超时E1进入检测态3。
(对端发送模块知道可用E1后也进入初始化状态,超时E1进入检测态3)。
在初始化状态,配置接受信道状态寄存器(可用与不可用),同时等待奇帧TS16传来本地发送信道的可用状态,一旦检测到可用E1,则发送模块可用E1进入初始化状态,超时E1进入检测态3。
▲检测态3:
◆目的:
将超时E1独立出来,不再使用,除非其延时发生变化,则系统复位后重新检测,不超时则使用。
◆转换条件:
①发送模块:
在检测态2,根据接受E1奇帧TS16寄存器(表示发送E1的可用状态)、接受E1偶帧TS16寄存器(表示发送E1的通断状态)可以判断超时E1;②接受模块:
直接检测。
◆操作:
发送E1进入检测态3,连续发送TEST1码,TS16仍然传信令。
除非系统复位,永不停止;
接受E1进入检测态3,接受到TEST1码,接受TS16信令。
除非系统复位,永不停止。
▲初始化状态:
◆目的:
配置可用E1信道,确定系统传输带宽,完成建链;
◆转换条件:
接受模块:
记满128ms时,改写发送方向奇帧TS16寄存器(表示接受方向可用E1和不可用E1)并从发送E1上传过去,使对端知道在它自己的发送E1上哪些可用,哪些不可用。
然后可用E1进入初始化状态,超时E1进入检测态3。
发送模块:
当接受模块收到奇帧TS16传来的本地发送信道可用状态信息后,发送模块可用E1进入初始化状态,超时E1进入检测态3。
◆操作:
发送模块:
根据发送可用E1配置发送信道状态寄存器,产生发送时钟。
接受模块:
根据接受可用E1配置接受信道状态寄存器,产生接受时钟。
▲传输状态:
◆目的:
根据建立的链路和带宽传输数据,发送方向和接受方向单独传输,但信令走相反的方向;
◆转换条件:
接受模块:
等待对端发送模块发送奇帧TS16寄存器(每帧更新一次)中有可用E1时,发送模块进入初始化状态,同时接受模块本身进入传输状态。
发送模块:
初始化状态完成配置后,直接在下一帧进入传输状态。
◆操作:
接受模块:
进入传输状态后,搜索复帧同步和宏帧同步,宏帧同步建立后,输出接受数据有效指示TX_READY=1(有效)。
根据可用E1信道号,按顺序写接受FIFO和读FIFO。
复帧失步和宏帧失步都产生系统复位信号。
发送模块:
进入传输状态后立即输出发送数据有效指示RX_READY=1(有效),然后对输入数据线采样,将采样数据按顺序写入可用E1的FIFO中,在FIFO没有写满之前,发送空闲码IDLE=03H。
FIFO写满后,从FIFO中读取数据并组织复帧和宏帧发送。
发送空闲码时只组织基本帧发送。
环回处理:
为了简化,只进行E1环回,其他环回功能暂不加入。
E1环回分为本地环回和远端环回:
本地E1环回:
指发送方向所有E1经过芯片内部直接环回到接受方向的所有E1上。
传输态时,LOS,AIS,LOF有效时不产生系统复位信号。
当发送模块4路都进入传输态时,则进行短路和断路操作。
远端E1环回:
指接受方向的可用E1经过芯片内部时不作任何处理就从发送方向的可用E1口输出。
当本地和远端收发模块都进入传输态时(共4个模块)才进行短路和断路操作。
E1环回的作用:
可以进行本地和远端环回测试,检测E1传输网是否正常和本地系统是否正常。
E1环回的条件:
只有检测到发送方向的可用E1和接受方向的可用E1的信道号完全一致时远端环回才有意义,本地环回不作要求。
输出环回有效指示信号为E1LP_VALID,高电平有效,低电平无效。
若检测到远端为远端环回,则输出REMOTE_E1LOOP=1,表示远端进行了环回。
本地
本地E1环回
远端
本地
远端E1环回
E1的本地和远端环回
2.3拆链、重新建链和带宽自动调整
链路建链后,本地和远端系统都处于传输状态。
①当某一E1突然断了,则接受模块能检测到L
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- E1 反向 FPGA 设计方案